首页 > 其他分享 >(参数)AFE58JD32LPZAV超声波 AFE、模数转换器ADC09SJ800AAV 800MSPS ADC、ADS52J65IRGCR 125MSPS ADC、ADS9218RHAR 10MS

(参数)AFE58JD32LPZAV超声波 AFE、模数转换器ADC09SJ800AAV 800MSPS ADC、ADS52J65IRGCR 125MSPS ADC、ADS9218RHAR 10MS

时间:2024-07-01 17:58:37浏览次数:1  
标签:AFE58JD32LPZAV 满量程 SNR ADC 模数转换器 输入 通道

1、AFE58JD32LPZAV 是一款具有 18.5mW/通道功率、数字解调器以及 JESD204B 和 LVDS 接口的 32 通道超声波 AFE。

AFE58JD32LP 是高度集成的模拟前端 (AFE) 解决方案,专用于需要高性能、低功耗和小尺寸特性的便携式超声波系统。

规格
位数:10,12
通道数:32
功率 (W):18.5 mW
电压 - 供电,模拟:-
电压 - 供电,数字:-
安装类型:表面贴装型
封装/外壳:289-LFBGA
供应商器件封装:289-NFBGA(15x15)
基本产品编号:AFE58JD32

应用
• 医疗超声波成像
• 无损检测设备
• 声纳成像设备
• 探头内置电子器件

 

2、ADC09SJ800AAV器件是具有 JESD204C 接口的单通道 9 位 800MSPS 模数转换器 (ADC)。

ADC09xJ800 是一系列 9 位、800MSPS 四通道/双通道/单通道模数转换器 (ADC),具有低功耗、高采样率和 12 位分辨率,这些特性使得 ADC09xJ800 非常适合用于各种多通道通信和测试系统。

特性

• ADC 内核:

– 分辨率:9 位

– 非交错式架构

– 内部抖动可减少高次谐波

• 性能规格:

– SNR(–1dBFS,97MHz):53.5dBFS

– ENOB(–1dBFS,97MHz):8.51 位

– SFDR(–1dBFS,97MHz):64dBFS

– 本底噪声(–20dBFS,97MHz);-140.5dBFS/Hz

• 满量程输入电压:800mVPP-DIFF

• 全功率输入带宽:6GHz

• JESD204C 串行数据接口:

– 总共支持 2 至 8 个(四通道/双通道)或 1 至 4个(单通道)串行器/解串器通道

– 最大波特率:17.16Gbps

– 64B/66B 和 8B/10B 编码模式

– 子类 1 支持确定性延迟

– 与 JESD204B 接收器兼容

• 可选的内部采样时钟生成

– 内部 PLL 和 VCO (7.2–8.2GHz)

• SYSREF 窗口可简化同步

• 四个时钟输出可简化系统时钟

– FPGA 或相邻 ADC 的参考时钟

– 串行器/解串器收发器的参考时钟

• 脉冲系统的时间戳输入和输出

• 功耗 (800MSPS):

– 四通道:每通道 420mW

– 双通道:每通道 555mW

– 单通道:840mW

• 电源:1.1V/1.9V

应用

• 激光雷达 (LiDAR)

• 手持式测试设备

• 多通道示波器和数字转换器

• 无线通信测试设备

• 光学相干层析成像 (OCT)

• 电子战(信号情报、电子情报)

• 卫星通信 (SATCOM)

 

3、ADS52J65IRGCR是一款具有 JESD204B 接口的 8 通道 16 位 125MSPS 模数转换器 (ADC)。

ADS52J65 采用 CMOS 工艺和创新型电路技术。该器件的工作功耗很低,使用 2Vpp 满量程输入,并提供极高的信噪比 (SNR) 性能。该器件在 5MHz 时提供 80dBFS 的空闲 SNR 和 78dBFS 的满量程 SNR。250MHz 的高输入带宽使得该器件适合于广泛的 应用,例如高频医疗超声、磁共振成像和多通道数据采集。该 ADC 集成了一个经过修整来匹配不同器件的内部基准。

特性

• 16 位分辨率,空闲 SNR:80dBFS

• 在 125MSPS 且每个信道包含 4 个通道时的功耗为70mW/通道

• 在 62.5MSPS 且每个信道包含 8 个通道时的功耗为 45mW/通道

• 满量程输入:2VPP

• 满量程 SNR:78dBFS (fin = 10MHz)

• 满量程 SFDR:–85dBc (fin = 10MHz)

• 模拟输入 –3dB 带宽 = 250MHz

• 输入为 2VPP 时的最大输入信号频率 = 130MHz

• 快速且一致的过载恢复

• 高级数字 特性

– 直流失调电压自动校正

– 数字均流

• 数字 I/Q 解调器

– 分数抽取滤波器 M = 1 至 63(单位增量为0.25)

– 数据输出速率在抽取后降低

– 在 80MSPS 且抽取因子 = 2 时的功耗为64mW/通道

– 带有 32 个预设模式的片上 RAM

• JESD204B 子类 0、1 和 2

– 每个 JESD 信道包含 2、4 或 8 个通道

– 10Gbps JESD 接口

– 在线迹长度较短(小于 5 英寸)时支持高达12.8Gbps 的信道速率

• 64 引脚非磁性 9mm × 9mm 封装

应用

• 医疗影像:超声、MRI

• 高频超声

• 无损检测 (NDT)

• 雷达、激光雷达和光谱分析

• 数字示波器和数据采集

 明佳达——AFE58JD32LPZAV超声波 AFE、模数转换器ADC09SJ800AAV 800MSPS  ADC、ADS52J65IRGCR 125MSPS ADC、ADS9218RHAR 10MSPS ADC

4、ADS9218RHAR是具有全差分 ADC 输入驱动器的双通道、同步采样、18 位、10MSPS SAR ADC。

ADS921x 模数转换器 (ADC) 适用于 ADC 输入。集成的 ADC 驱动器可简化信号链,降低精密应用的功耗,并支持超出 1MHz 的高频信号。集成 ADC 基准缓冲器无需外部去耦电容器,因此针对宽带宽应用进行了优化。

特性

• 高速和低功耗:

– ADS9219:20MSPS/通道、187mW/通道

– ADS9218:10MSPS/通道、146mW/通道

– ADS9217:5MSPS/通道、95mW/通道

• 双通道同步采样

• 特性集成:

– 集成式 ADC 驱动器

– 集成式精密基准

– 共模电压输出缓冲器

• 高性能:

– 18 位,无丢码

– INL:±1LSB,DNL:±0.75LSB

– SNR:95.5dB 和 104.5dB SNR,此时 OSR =16

• 宽输入带宽:

– ADS9219:135MHz (-3dB)

– ADS9218:90MHz (-3dB)

– ADS9217:45MHz (-3dB)

• 串行 LVDS 接口:

– SDR 和 DDR 输出模式

– 同步时钟和数据输出

• 更宽的工作温度范围:-40°C 至 +125°C

应用

• 功率分析仪

• 源测量单元 (SMU)

• 船用设备

• 伺服驱动器位置反馈

• 直流电源、交流电源、电子负载

 注:本文部分内容来源于网络,版权归原作者所有。如有侵权,请联系删除!

 

标签:AFE58JD32LPZAV,满量程,SNR,ADC,模数转换器,输入,通道
From: https://www.cnblogs.com/mingjiada/p/18278564

相关文章

  • stm32影子寄存器、预装载寄存器,TIM_OC1PreloadConfig和TIM_ARRPreloadConfig的作用
    一直没搞清楚stm32定时器的TIM_OC1PreloadConfig、TIM_ARRPreloadConfig函数的作用,影子寄存器、预装载寄存器、重载寄存器的概念。今天来研究一下:图中有阴影的小方框,代表该功能对应的寄存器有影子寄存器,也就是:PSC预分频器、自动重装载寄存器、REP寄存器和4个通道的捕获/比较寄存......
  • 模拟集成电路设计系列博客——7.3.1 并联比较型ADC基本介绍
    7.3.1并联比较型ADC基本介绍并联比较型ADC(后续都称作FlashADC)是实现超高速转换器的标准方式。FlashADC的输入信号被并行的馈入\(2^N\)个比较器中,如下图所示:每个比较器被连接到电阻串的节点上。任何连接到电阻串节点的比较器,如果\(V_{ri}\)大于\(V_{in}\)有着1的输出,而\(V_{r......
  • DSP28335的ADC模块
    ADC模块一、ADC时钟分频 //使能ADC外设时钟EALLOW;SysCtrlRegs.PCLKCR0.bit.ADCENCLK=1;EDIS;//高速外设时钟HSPCLK=SYSCLKOUT/(2*HISPCP)=25MHzEALLOW;SysCtrlRegs.HISPCP.bit.HSPCLK=3;EDIS;//FCLK=HSPCLK/(2*ADCCLKPS)=12.5MHzAdcRegs.ADC......
  • TMS320F28335的ADC模块
    1 ADC简介英文全称Analog-to-DigitalConverter,模数转换器2 时钟配置外围时钟HSPCLK,通过HISCP来设置SysCtrlRegs.HISCP.all=3;设置为0时,不分频其他都为sysclk/2xHSPCLK=sysclk/(3*2)=150/6=25MHz此时还需要在进行一次分频通过设置ADCTRL3的ADCCLKP......
  • 模拟集成电路设计系列博客——7.2.3 每阶段k-bit流水线ADC
    7.2.3每阶段k-bit流水线ADC通过增加中间级增益和每级的比较器可以在每级解析多于1比特。信号流图类似之前介绍的每次迭代2比特的逐次逼近型ADC。一个通用的k比特级如下图所示:k比特副ADC的非线性可以通过增加额外的比较器通过数字方式来校正,类似于每级1.5比特架构[Lewis,1992]......
  • Sigma-Delta ADC芯片 国产ADC芯片推荐
    SC1641三通道24位ADC高精度Sigma-DeltaADC:16~24bit,4SPS~125kSPS,1~16通道,已量产输入带宽有限低采样率高精度性能24bit出色的DNL和INL性能典型应用:测温、测重、化学分析、生物信号、电流监测等,适合各类传感器应用主要性能:•最高24位分辨率•更......
  • 模拟集成电路设计系列博客——7.1.6 多比特SAR ADC
    7.1.6多比特SARADC我们目前讨论的逐次逼近型ADC在每个周期都通过单次的比较将搜索空间一分为二。这个搜索可以通过在每个周期进行多次比较来实现加速,每次将搜索空间切分为更小的区域。例如,如果我们想要猜测一个1到128之间的数时,我们除了提问“这个数是否大于64”,还可以同时提问......
  • 模拟集成电路设计系列博客——7.1.5 SAR ADC中的错误纠正
    7.1.5SARADC中的错误纠正片上部件的最佳匹配精度可以达到百分之0.1,但是这对于有着10比特及以上精度的SARADC来说仍然不够,因此需要一种校正手段。其中一种用于获得16比特线性ADC的错误纠正方式如下图所示[Lee,1984]:在这种方式中,MSB部分通过二进制权重电容阵列来实现,例如,这个......
  • 模拟集成电路设计系列博客——7.1.4 电荷重分布SAR ADC的速度估计
    7.1.4电荷重分布SARADC的速度估计电荷重分布SARADC的主要速度限制来自于电容阵列和开关构成的RC时间常数。为了估计这个时间,考虑电容阵列复位后的简化模型,如下图所示:此处\(R\),\(R_{s1}\)和\(R_{s2}\)表示位线,\(S_1\)和\(S_2\)开关上的开态电阻,相对的,尽管这个电路很容易就可......
  • 模拟集成电路设计系列博客——7.1.3 电阻电容混合SAR ADC
    7.1.3电阻电容混合SARADC在DAC中组合使用电阻串和电容阵列的方式同样可以在ADC中使用,一种实现[Fotouhi,1979]如下图所示:第一步是将所有的电容都充电到\(V_{in}\)并重置比较器,接着,通过逐次逼近的方式来查找两个相邻的电阻节点具有大于和小于\(V_{in}\)的电压。使用两根总线,分......