首页 > 其他分享 >模拟集成电路设计系列博客——7.1.5 SAR ADC中的错误纠正

模拟集成电路设计系列博客——7.1.5 SAR ADC中的错误纠正

时间:2024-06-14 22:44:06浏览次数:20  
标签:校正 电容 DAC 比特 7.1 ADC DV SAR ref

7.1.5 SAR ADC中的错误纠正

片上部件的最佳匹配精度可以达到百分之0.1,但是这对于有着10比特及以上精度的SAR ADC来说仍然不够,因此需要一种校正手段。其中一种用于获得16比特线性ADC的错误纠正方式如下图所示[Lee, 1984]:

image

在这种方式中,MSB部分通过二进制权重电容阵列来实现,例如,这个16比特ADC的高10比特。对于后6比特这通过一个额外的电容和一个被称为副DAC的电阻串来转换。尽管这种MSB电容阵列,LSB电阻串的方式本质上并不是单调的,但其可以通过引入第二个电阻串被称之为校准DAC的电阻串来实现启动时的自动校验。

校准的方式是通过测量每个电容的误差,从最大的电容开始,计算所需的校正项,并将校正项存储到数据寄存器\(DV_{ei}\)中。在一个常规的逐次逼近操作中,任何时候使用任意一个电容,其误差可以通过加上存储在数据寄存器中的值完成抵消,并储存在累加寄存器中,其包含了所有目前连接到\(V_{ref}\)上的电容校正项之和。对于电阻副DAC来说,不需要测量其校准值,因为其只决定剩下的LSB,精度并不关键。

错误项从MSB电容\(C_1\)开始检测,其被连接到地,其他所有的电容被连接到\(V_{ref}\),比较器进行重置。接下来,比较器退出重置模式,所有的电容切换到地,\(C_1\)切换到\(V_{ref}\)。假设\(C_{total}\)为总的电容值,\(C_1\)的理想值为\(C_{total}/2\)。但是在实际上\(C_1\)会偏离这个理想值,换而言之,\(C_1\)可以被写为:

\[C_1=(C_{total}/2)+\Delta C_1 \tag{7.1.11} \]

其中\(\Delta C_1\)是电容误差值(可以为正也可以为负)。作为结果,简化后的模型如下图(a)所示。此处,剩余的所有电容之和应当为\((C_{total}/2)-\Delta C_1\)。在这个过程中,如果\(\Delta C_1\)等于零,那么\(V_x\)会保持为零,然而如果\(\Delta C_1\)不为零,那么结果电压\(V_x\)就将是误差电压的两倍,定义为\(V_{e1}\),这个误差电压将会在一个逐次逼近过程中\(C_1\)单独连接到\(V_{ref}\)时被引入。\(V_{e1}\)的数字表示被定义为\(DV_{e1}\),通过校正DAC做逐次逼近来获得,然后将其除以二来获得最终的数字校正项\(DV_{e1}\),这个值被存储在数据寄存器中用于常规转换。

为了获得类似的\(C_2\)的校正项\(DV_{e2}\),可以采用下图中(b)的模型,此处开关\(b_1\)连接到地,比较器重置,\(b_2\)接地,其他开关\(b_{3-N}\),\(S_N\)连接\(V_{ref}\)。随后\(b_2\)以及\(b_{3-N}\),\(S_N\)开关全部方向(例如,\(b_2\)连接到\(V_{ref}\),其他开关接地)。注意即使\(\Delta C_2\)等于零,测量到的\(V_{x}\)会等于\(-DV_{e1}\),因为\(-\Delta C_1\)被认为是\(C_{3,NB}\)的一部分。因此,仅由\(C_2\)引发的误差项可以通过数字化\(V_x\)后,再通过数字电路减去偏差量\(DV_{e1}\)获得,数学上为:

\[DV_{e2}=\frac{1}{2}(DV_{x2}-DV_{e1}) \tag{7.1.12} \]

image

类似的过程可以作用于其他的电容。具体来说,对于\(DV_{xi}\)来说,可以通过在重置时将所有小于\(C_i\)的电容连接到\(V_{ref}\),将\(C_i\)和所有更大的电容连接到地,接着比较器退出重置模式,所有小于\(C_i\)的电容切换到地,\(C_i\)切换到\(V_{ref}\),而所有大于\(C_i\)的电容保持连接在地。\(DV_{xi}\)通过校正DAC进行逐次逼近获得。\(DV_{ei}\)通过公式:

\[DV_{ei}=\frac{1}{2}(DV_{xi}-\sum_{j=1}^{i-1}DV_{ej}) \tag{7.1.13} \]

来计算,并将第i个码字存放在数据寄存器中。

在一次常规转换中,MSB电容阵列进行正常的逐次逼近,然而,合适的矫正电压通过校正DAC和\(C_{NB}\)电容或加或减。合适的矫正电压通过使用数字累加器求和所有为1的MSB电容(即连接到\(V_{ref}\))的数字误差来确定。换而言之,当第i个比特在测试时,\(DV_{ei}\)被加入到驱动校正DAC的数字累加器中。如果第i个比特为零,那么数字累加器回到其原来的值,否则其保持为新的值。最后,使用副DAC进行正常的逐次逼近操作决定最后的LSB。通过这个过程,每个比特循环需要一个数字加法,此外需要一个小的数字RAM(对于10比特MSB来说,需要10 bytes)。

最后,需要注意的是类似的错误矫正技术也被用于解决电容的不精确性(例如,[Tan, 1990])。

标签:校正,电容,DAC,比特,7.1,ADC,DV,SAR,ref
From: https://www.cnblogs.com/sasasatori/p/18248772

相关文章