7.1.1 逐次比较型ADC基本介绍
实现数模转换器（ADC）的架构可以粗略的分成三种，如下表所示，分别为低到中速ADC，中速ADC和高速ADC：
在开始之前，需要注意在讨论ADC设计时，我们一般会忽略AD传输特性中的0.5LSB偏移。采用这个简化是为了不将暂时的概念复杂化。许多转换器架构大量使用了开关电容和比较器，开关电容我们在之前介绍过，比较器会在以后的章节里详细介绍。
低速到中速的ADC往往精度更高，例如积分ADC和过采样ADC（Σ-Δ ADC），中速ADC的精度相对差一些，例如逐次逼近型ADC（SAR ADC）和算法ADC，高速ADC速度快，但精度较差，例如并联比较型ADC（Flash ADC），两步ADC，插值ADC，折叠ADC，流水线ADC和时间交替ADC。
在博客里我会重点介绍逐次逼近型ADC，流水线ADC，并联比较型ADC和过采样ADC四种ADC结构，其他ADC结构则在一个独立的章节中进行介绍。
首先是逐次比较型ADC，后续简称SAR ADC。
SAR ADC是实现ADC的最主流方式之一，因为他们具有惊人的多面性。他们可以提供相当快的转换时间，或者可以实现相对高的精度，也可以在一些情况下以非常低的功耗工作。最重要的是，尽管具有这些优势，SAR ADC的电路复杂度却不高，在最简单的情况下，仅仅需要一个比较器，一组有开关的电容，以及一小部分数字控制逻辑。
为了理解SAR ADC的基本操作逻辑，我们需要知道一个基本的被称为二分搜索的算法。一个二分搜索的例子可以理解为猜一个1到128之间的随机数，而提问者只能提出用“是”或者“否”来回答的问题。第一个问题是“这个数是否大于64？”如果回答是“是”，那么第二个问题是这个数是否大于96。但是，如果第一个问题是“否”，那么第二个问题是这个数是否大于32。第三个问题再次将搜索空间进行二分，整个过程重复知道确定这个随机数。总体来说，二分搜索每次将搜索空间一分为二，对于一个范围在1到\(2^N\)的数据，可以用N步完成查找。SAR ADC使用二分查找算法来决定最匹配输入信号的数字码。具体来说，在第一个阶段，即重置阶段之后，MSB，\(b_1\)被确定，第二个阶段，下一个比特\(b_2\)被确定，接着是\(b_3\)，以此类推，直到\(N\)比特全部被确定。因此，在最直接的实现中，SAR ADC需要\(N\)个时钟周期来完成\(N\)比特转换。流程图如下图所示：
此处，有符号输出采用带便宜的二进制编码，输入信号被认为在\(\pm 0.5V_{ref}\)。单极转换器的流程图与之只有轻微的区别。SAR ADC的主要缺点是，由于他们的操作原理是交替查找，因此他么需要多个时钟周期来完成每次转换，这使得其转换频率远低于电路的最大频率，尤其是当转换分辨率高时，就需要更多个周期。
一个使用DAC的SAR ADC结构如下图所示：
逐次比较寄存器（SAR）和控制逻辑是全数字的，并且执行二分搜索功能。在每次转换结束时，SAR中的数值结果会使得电压\(V_{D/A}\)处于输入信号\(\pm 0.5V_{LSB}\)的范围内。通过这种结构，DAC决定了ADC的精度和速度。注意采样和保持电路需要设置在输入，使得在转换时间内输入值不会发生变化。
例题：
假定\(V_{ref}=1V\)，\(V_{in}=0.354V\)，使用3比特转换，求得中间过程的DAC输出以及最终的ADC输出。
解答：
在这个例子中，\(V_{LSB}=1/2^3=0.125V\)。
在第一个周期，\(B_{out}=100\)，因此\(V_{D/A}=0.5V\)，由于\(V_{in}<V_{D/A}\)，\(b_1\)确定为0。
在第二个周期，\(B_{out}=010\)，因此\(V_{D/A}=0.25V\)，由于\(V_{in}>V_{D/A}\)，\(b_2\)确定为1。
在第三个周期，\(B_{out}=011\)，因此\(V_{D/A}=0.375V\)，由于\(V_{in}<V_{D/A}\)，\(b_3\)确定为0。
因此，\(B_{out}\)的最终结果为010。量化误差为\(0.831V_{LSB}\)，超过了\(\pm 0.5V_{LSB}\)，因为我们最开始说了我们不考虑\(0.5LSB\)偏移。
标签：7.1,二分,LSB,0.5,逐次,ADC,SAR From： https://www.cnblogs.com/sasasatori/p/18246663