首页 > 其他分享 >PLL锁相环

PLL锁相环

时间:2023-03-10 19:45:00浏览次数:28  
标签:信号 反馈 频率 PLL 锁相环 输入

PLL基本框图

   

 

     主要由鉴相器+低通滤波器器+压控振荡器组成,为了实现频率合成的效果,可以在信号输入端和信号反馈端加分频器

PLL工作原理

  PLL:锁相环,即输出频率和相位与鉴相器的输入频率和相位匹配时,我们说PLL被锁定

  假设输入信号与反馈信号频率不同,且存在相位差,如下图

  

 

   输出的脉冲波经过LPF(低通滤波器),虑除高频信号后,会使VCO中的调谐电压上升,从而使得负反馈的频率上升,也就是说,负反馈再追上输入信号频率,最终达到一致

  锁相的工作原理

  

 

   假设锁相环已经稳定,在某时刻,输入信号产生了一点的变动,使得相位差发生了变化

  

 

   根据图中的推导结果,发现相位差与反馈信号频率变化相关,因此可以通过改变反馈信号的频率,达到改变反馈信号相位的功能。

  

 

    

 

标签:信号,反馈,频率,PLL,锁相环,输入
From: https://www.cnblogs.com/hk-to-try/p/17201655.html

相关文章

  • XC7A35T-1FTG256C FPGA, Artix-7,MMCM, PLL, 170 I/O,详细参数
    描述Artix-7FPGA能够在多个方面实现更高的性价比,这些方面包括逻辑、信号处理、嵌入式内存、LVDSI/O、内存接口,以及收发器。Artix-7FPGA是全可编程成本优化型产品组合的......
  • m基于数字锁相环DPLL的分频器simulink仿真
    1.算法概述       随着数字电路技术的发展,数字锁相环在调制解调、频率合成、FM立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不......
  • MMCM/PLL VCO
    输入输出时钟频率,input 322.265625Mhz,output312.5Mhz对于使用MMCM与PLL的不同情况,虽然输入输出频率是一样的,但是,分/倍频系数是不同的,不能使用同一套参数(M/D/O)。原......
  • 《DFZU2EG_4EV MPSoc之FPGA开发指南》第十一章 IP核之MMCM/PLL实验​
    IP核之MMCM/PLL实验​PLL的英文全称是PhaseLockedLoop,即锁相环,是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制,具有时钟倍频、分频、相位偏移和可编程......
  • IP核之MMCM/PLL实验
    1)实验平台:正点原子达芬奇FPGA开发板2)摘自【正点原子】达芬奇之FPGA开发指南3)购买链接:https://detail.tmall.com/item.htm?id=6243354965054)全套实验源码+手册+视频下......
  • 时序分析12讲 input delay 边沿对齐带有DDR-PLL的情况
        灰色这部分是数据跳变的位置,存在一定的不稳定性,左端最小延时,右边最大延时bre上升沿之前,are上升沿之后,bfe下降沿bfa下降沿  主要讲带PLL的情况......
  • 时序分析9讲 边沿对齐下游PLL
    9讲  边沿对齐的模式下调整PLL使我们的时钟正确,满足建立时间余量,保持时间余量  设置PLL时钟    输出54M时钟,相移为0.  生成XDC文件,生成bit文......