首页 > 编程语言 >(中文参数)可编程逻辑IC 5SGXEB6R2F40I2G、5SGXEB6R2F40I3G、5SGXEB6R3F40I3G、5SGXEB6R2F40C1G主流FPGA突破带宽瓶颈

(中文参数)可编程逻辑IC 5SGXEB6R2F40I2G、5SGXEB6R2F40I3G、5SGXEB6R3F40I3G、5SGXEB6R2F40C1G主流FPGA突破带宽瓶颈

时间:2024-06-01 15:22:22浏览次数:30  
标签:5SGXEB6R2F40C1G FPGA Gbps DSP 功耗 收发器 Stratix 5SGXEB6R3F40I3G

概述

Stratix V是业内第一款可提供精度可变DSP模块的FPGA,这使得它可提供业内效率最高、性能最好的多精度DSP数据通路和功能,如FFT、FIR和浮点 DSP。

Stratix V FPGA具有1.6 Tbps串行交换能力,采用各种创新技术和前沿28-nm工艺,突破带宽瓶颈,降低了宽带应用的成本和功耗。

Stratix V FPGA的主要性能突破包括:集成66个28Gbps串行收发器(每通道功耗仅200mW)、提供1.6Tbps串行交换能力、提供12.5Gbps背板驱动和28Gbps芯片至芯片驱动能力、提供7组72位 1600Mbps DDR3接口、以及提供1840 GMACS或1000 GFLOPS计算能力、业界第一款精度可变的DSP模块、53Mb嵌入式存储器、在FPGA上高度集成的硬核IP(包括PCIe接口)。

为了满足这些关键高端应用市场对更高带宽的需求,Stratix V系列FPGA将包括四种型号产品,以更好地满足无线/固网通信、广播、军事、计算机和存储、以及测试和医疗市场的多种针对性应用需求。它们包括:1)Stratix V GT FPGA,业界唯一面向100G以上系统,并集成28Gbps收发器的FPGA;2)Stratix V GX FPGA,支持多种应用的600Mbps至12.5Gbps收发器;3)Stratix V GS FPGA,提供600Mbps至12.5Gbps收发器,适用于高性能DSP应用;4)Stratix V E FPGA,适用于ASIC原形开发和仿真以及高性能计算应用的高密度FPGA。

以100G带宽接口为例,如用Stratix IV来实现,需要10个11.3Gbps收发器来实现,其总功耗为1.58W,但如用Stratix V来实现,则只需要4个28Gbps收发器就可以了,其总功耗仅为0.8W,也就是说功耗可节省一半。

可编程逻辑IC 5SGXEB6R2F40I2G、5SGXEB6R2F40I3G、5SGXEB6R3F40I3G、5SGXEB6R2F40C1G主流FPGA —— 明佳达

参数

5SGXEB6R2F40I2G
LAB/CLB 数:225400
逻辑元件/单元数:597000
总 RAM 位数:53248000
I/O 数:432
电压 - 供电:0.87V ~ 0.93V
安装类型:表面贴装型
工作温度:-40°C ~ 100°C(TJ)
封装/外壳:1517-FBGA(40x40)

5SGXEB6R2F40I3G / 5SGXEB6R3F40I3G
LAB/CLB 数:225400
逻辑元件/单元数:597000
总 RAM 位数:53248000
I/O 数:432
电压 - 供电:0.82V ~ 0.88V
安装类型:表面贴装型
工作温度:-40°C ~ 100°C(TJ)
封装/外壳:1517-FBGA(40x40)

5SGXEB6R2F40C1G
LAB/CLB 数:225400
逻辑元件/单元数:597000
总 RAM 位数:53248000
I/O 数:432
电压 - 供电:0.87V ~ 0.93V
安装类型:表面贴装型
工作温度:0°C ~ 85°C(TJ)
封装/外壳:1517-FBGA(40x40)

Stratix V GX FPGA芯片提供340K逻辑单元和集成最大12.5 Gbps传输速度的收发器,允许TR5-F40W完全符合SATA 3.0标准, PCIE 3.0标准, 同时,直接连通4个外部超低延迟的10G SFP+模块,不需要依靠外部的PHY, 将加速网络应用程序的主流开发,使客户更广泛地为高速连接应用程序部署设计。

Stratix® V GX FPGA系列器件:
5SGXEB5R1F40I2G
5SGXEB5R2F40C2G
5SGXEB5R3F40C4G
5SGXEB5R1F40C2G
5SGXEB6R3F40C3G
5SGXEB6R1F40C1G
5SGXEB6R3F40C4G
5SGXEB6R1F40I2G
5SGXEB6R2F40C2G
5SGXEB6R2F40I2G
5SGXEB6R2F40I3G
5SGXEB6R3F40I3G
5SGXEB6R2F40C1G
5SGXEB6R3F40C2G
5SGXEB6R3F40I4G
5SGXEB5R2F43I3G
5SGXEB5R2F43C2G
5SGXEB5R3F43I4G
5SGXEB5R3F43I3LG
5SGXEB5R3F43I3G
5SGXEB5R1F43C2G
5SGXEB5R3F43C3G

注:本文部分内容与图片来源于网络,版权归原作者所有。如有侵权,请联系删除!

标签:5SGXEB6R2F40C1G,FPGA,Gbps,DSP,功耗,收发器,Stratix,5SGXEB6R3F40I3G
From: https://www.cnblogs.com/mingjiada/p/18226004

相关文章

  • FPGA图像处理--CLAHE算法(一)
    FPGA交流群:838607138本文首发于公众号:FPGA开源工坊在介绍CLAHE算法之前必须要先提一下直方图均衡化,直方图均衡化算法是一种常见的图像增强算法,可以让像素的亮度分配的更加均匀从而获得一个比较好的观察效果。如下图就是经过直方图均衡化后的效果图。importcv2importnumpya......
  • 米尔FPGA核心板上市!国产紫光同创Logos-2核心板
    随着嵌入式的快速发展,在工控、通信、5G通信领域,FPGA以其超灵活的可编程能力,被越来越多的工程师选择。近日,米尔电子发布2款FPGA的核心板和开发板,型号分别为:基于紫光同创Logos-2系列PG2L100H的MYC-J2L100H核心板及开发板、基于XilinxArtix-7系列的MYC-J7A100T核心板及开发板。 ......
  • Stratix V FPGA突破带宽瓶颈,5SGXEA5N3F40I4G、5SGXEA5N2F40C3G、5SGXEA5N2F40I3LG降低
    概述StratixVFPGA的主要性能突破包括:集成66个28Gbps串行收发器(每通道功耗仅200mW)、提供1.6Tbps串行交换能力、提供12.5Gbps背板驱动和28Gbps芯片至芯片驱动能力、提供7组72位1600MbpsDDR3接口、以及提供1840GMACS或1000GFLOPS计算能力、业界第一款精度可变的DSP模块、53Mb......
  • Xilinx FPGA NVMe A4S Host Controller, 高性能NVMe A4S主机控制器IP
    NVMeA4SHostControllerIP1     介绍NVMeA4SHostControllerIP可以连接高速存储PCIeSSD,无需CPU和外部存储器,自动加速处理所有的NVMe协议命令,具备独立的数据写入AXI4-Stream/FIFO接口和数据读取AXI4-Stream/FIFO接口,适合于高性能、顺序访问的应用,比如视频记录、信号......
  • 全国产RK3568J + FPGA的PCIe、FSPI通信实测数据分享!
    测试数据汇总案例时钟频率理论速率测试结果FSPI通信案例150MHz71.53MB/s读速率:67.452MB/s写速率:52.638MB/sPCIe通信案例100MHz803.09MB/s读速率:595.24MB/s写速率:791.14MB/s备注:(1)当TLPheadersize=16Byte时,PCIe理论传输速率为:7......
  • 了解Stratix® V 5SGXA5 FPGA系列5SGXEA5H2F35I3G、5SGXEA5H2F35C3G、5SGXEA5H1F35C2G
    摘要StratixVFPGA具有1.6Tbps串行交换能力,采用各种创新技术和前沿28-nm工艺,突破带宽瓶颈,降低了宽带应用的成本和功耗。概述StratixVFPGA系列采用TSMC28nm高性能(HP)工艺进行制造,提供110万逻辑单元(LE)、53-Mbits嵌入式存储器、3,680个18x18乘法器,以及工作在业界最高速率......
  • 基于FPGA的计算器设计---第一版
    欢迎各位朋友关注“郝旭帅电子设计团队”,本篇为各位朋友介绍基于FPGA的计算器设计---第一版。功能说明: 1.计算器的显示屏幕为数码管。2.4x4矩阵键盘作为计算器的输入设备。3.计算任意两位正整数的加减乘除。4.当减法结果出现负数时(一个小的数字减去一个大的数字),数码管......
  • OFDM 802.11a的FPGA实现:发射部分的最终实现
    目录1.摘要2.最终实现的ModelSim仿真3.Matlab仿真和MoselSim仿真进行对比4.完整工程1.摘要本系统在Xilinx的zynq7000系列FPGA芯片上实现了一个基于IEEE802.11a协议的OFDM基带处理发射机的功能。本系统包含了整个发射机的所有功能,包括序列训练符号、Siganl符号和Data......
  • 基于FPGA的函数信号发生器设计
    本科时期的一个课设,现在将他分享出来,写了很详细的文章,可以直接拿去使用:设计采用波形查找表和相位累加器的方法实现DDS,查找表的数据位宽为8位,采样点数为4096。波形产生范围是100Hz-20MHz,最小频率间隔为1Hz,用8个数码管显示频率,可产生正弦波、方波、三角波,波形用两个led显示,select......
  • 突破带宽瓶颈,5SGSMD4E1H29C2G、5SGSMD4E1H29I2G、5SGSMD4E3H29I3G Stratix® V GS FPG
    StratixVGSFPGA——600-Mbps至12.5-Gbps收发器,适用于高性能数字信号处理(DSP)应用。中文参数:5SGSMD4E1H29C2GLAB/CLB数:135840逻辑元件/单元数:360000总RAM位数:19456000I/O数:360电压-供电:0.87V~0.93V安装类型:表面贴装型工作温度:0°C~85°C(TJ)封装/外壳:780-BBGA,FCBGA......