前面的文章简单的介绍了一些关于PCIe总线事务层（TransactionLayer）和数据链路层（DataLinkLayer）的一些基本概念。这篇文章来继续聊一聊PCIe总线的最底层——物理层（PhysicalLayer）。在PCIeSpec中，物理层是被分为两个部分单独介绍的，分别是物理层逻辑子层和物理层电气子层，其中后者一般

PCIe总线的提出可以算是代表着传统并行总线向高速串行总线发展的时代的到来。实际上，不仅是PCI总线到PCIe总线，高速串行总线取代传统并行总线是一个大的趋势。如ATA到SATA，SCSI到USB等……不过，为了兼容之前的PCI总线设备，虽然PCIe是一种串行总线，无法再物理层上兼容PCI总线，但是在软件

一、Python与TensorFlow版本的关系        TensorFlow的不同版本适用不同的Python版本，这是因为TensorFlow需要与Python的特性保持一致，以便最优化性能和功能。以下是一些主要版本之间的对应关系：TensorFlow版本支持的Python版本2.10.x3.7,3.8,3.92.9.x3.7,

MIPI是Camerasensor中常用的接口协议，目前MIPICSI最高传输速率为2.5Gbps/lane。在调试Camerasensor时，经常会遇到MIPI传输速率的问题，本文简单介绍下与MIPI有关的一些速率。像素速率(pixel/s)像素速率和分辨率以及帧率有关，也叫像素时钟。pixel_rate=hts*vts*fps注意

VU13载板，2个FMC和3个FMC+接口，一个QSFP28(100G)光纤口，一个千兆网接口，8GB内存。基于XILINXVirtexUltraScale+系列，芯片型号为XCVU13P-2FHGB2104I的一款高性能FMC+载板。该板卡集成了3个FMC+(Vita57.4)和2个FMC(Vita57.1)连接器。可以与各种FMC子卡进行完美匹配，为用户提供了功能齐

GMSL的分类（1）GMSL1GMSL1的sensor大部分是DVP接口，相机在1~2m像素之内，总带宽不超过1.5Gbps，sensordvp接口定义：HSYNC：horizonalsynchronization，行同步信号VSYNC：verticalsynchronization，帧同步信号；DATA：像素数据，视频数据，具体位宽要看ISP是否支持；XCLK：或者MCLK，ISP芯片输出给驱动sen

我们先来看一个公式：Mipiclock=[(width+hsync+hfp+hbp)x(height+vsync+vfp+vbp)]x(bus_width)xfps/(lane_num)/2即mipi屏的传输时钟频率（CLKN,CLKP）等于(屏幕分辨率宽width+hsync+hfp+hbp)x(屏幕分辨率高height+vsync+vfp+vbp)x(RGB显示数据宽度)x帧率/(lane_num)/

本文转载：https://gitcode.csdn.net/65ec4a551a836825ed796d0e.html GMSL分类（1）GMSL1GMSL1的sensor大部分是DVP接口，相机在1~2mega像素之内，总带宽不超过1.5Gbps，sensordvp接口定义：HSYNC：horizonalsynchronization，行同步信号VSYNC：verticalsynchronization，帧同步信号；DATA：像素

CSI-2规范定义了发送器和接收器之间的标准数据传输和控制接口，控制接口（简称CCI）是兼容I2C标准的双向控制接口 DVP和MIPICSIDVP是并口，需要PCLK、VSYNC、HSYNC、D[0：11]——可以是8/10/12bit数据，具体情况要看ISP或baseband是否支持；MIPI是LVDS低压差分串口，只需要要CLKP/N

参考资料：极客笔记 CSI-2Layer： 多条Lane和数据的分发：基于字节的传输，假设一共有四条lane：接收就是反序过程，经过这样的转换之后，一个packet在lane上的传输情况如下图所示: LowLevelProtocol协议层：短包和长包都是以字节单位存储的 长包和短包数据格式：包头PH：Data

MIPI-CSI2的PHY层定义了CSI传输介质的电气特性、帧格式以及时钟等，如下：DPHYLaneStates：EscapeMode跟csi无关，是DSI用的 LP切换到HS模式切换：差分信号一般100mv-300mvHS_SETTLE，这段时间，1.2V降到100-300mv需要时间稳定下来。HS_ZERO表示发送为0。一旦MIPITX发送00011101

海思SS927V100HI3519AV200简介HI3519AV200是一颗专业ultra-HDSmartIPCameraSOC。SS927V100（另称：22AP70、SD3402）功能以及封装与HI3519AV200完全一致，可以平替HI3519AV200。最高支持四路sensor输入，支持最高4K60的ISP图像处理能力，支持3FWDR、多级降噪、六轴

《KeyPointsEstimationandPointInstanceSegmentationApproachforLaneDetection》论文：https://arxiv.org/abs/2002.06604代码：GitHub-koyeongmin/PINet论文解读：http://t.csdnimg.cn/AOV91这是篇关于自动驾驶中车道检测技术的研究论文，标题为“KeyPointsEstimati

论文名：UltraFastDeepLaneDetectionwithHybridAnchorDrivenOrdinalClassification混合Anchor驱动顺序分类的超快深车道检测研究问题：研究方法:主要结论：模型:问题：行文结构梳理：Abstrct:现有方法主要集中在(像素分割)+缺陷(复杂场景)+(通过观察)提出一种高效方

theme:qklhk-chocolatehighlight:a11y-darkreact17放弃了之前的expirationTime而启用了lane模型，故而在原来16的基础上又产生了更多的二进制运算，在接下来的一段时间我打算把这些二进制运算都整明白了、关于react为什么会启用lane模型的官方解释js中的二进制位运算都是以32

▲点击上方“广州天嵌”关注公众号后回复TQ3568_CoreB获取板卡规格书核心板产品选型表下表为TQ3568_COREB核心板的配置信息表：版本编码CPU内存容量存储容量TQ3568_COREB_V1.0核心板（商业级，2+16）TMC3568CBV1GRK3568B22GBLPDDR416GBeMMCTQ3568_COREB_V1.0核心板（商业级，4+16）TMC3568CB1G1

RK3568核心板B版上新，多种配置可选核心板产品选型表下表为TQ3568_COREB核心板的配置信息表：版本编码CPU内存容量存储容量TQ3568_COREB_V1.0核心板（商业级，2+16）TMC3568CBV1GRK3568B22GBLPDDR416GBeMMCTQ3568_COREB_V1.0核心板（商业级，4+16）TMC3568CB1G1RK3568B24GBLPDDR416GBeMMCTQ3568

RK3568核心板B版上新，多种配置可选核心板产品选型表下表为TQ3568_COREB核心板的配置信息表：版本编码CPU内存容量存储容量TQ3568_COREB_V1.0核心板（商业级，2+16）TMC3568CBV1GRK3568B22GBLPDDR416GBeMMCTQ3568_COREB_V1.0核心板（商业级，4+16）TMC3568CB1G1RK3568B24GBLPDDR416GBeMMCTQ3568

    猛戳，跟哥们一起玩蛇啊！ 

DVPDVP总线PCLK极限约在96M左右，而且走线长度不能过长，所有DVP最大速率最好控制在72M以下，PCBlayout较容易画,MIPI总线速率lvds接口耦合，走线必须差分等长，并且需要保护，故对PCB走线以及阻抗控制要求高一点(一般来讲差分阻抗要求在85欧姆~125欧姆之间)DVP是并口，需要PCLK、VSYNC、H

    XY610 4G 核心板新一代LTE移动芯片平台，采用沉金生产工艺，耐腐蚀抗干扰，支持-20℃-70℃环境下7x24小时稳定运行，尺寸仅为40mmx50mmx2.8mm，可嵌入到各种智能产品中，助力智能产品便携化及功能差异化。应用旗舰级DynamlQ架构12nm制程工艺,采用2*Cortex-A75+6*Cortex-A55

lanefollow场景为例，包含一个stage，每个stage又包含若干个task。在路径决策方面，依次进行lane_change_decider、path_reuse_decider、path_lane_borrow_decider、path_bounds_decider。在路径优化方面，依次进行piecewise_jerk_path_optimizer、path_assessment_decider、path_decider

 迅为基于瑞芯微RK3588平台，提供商业级、工业级和国产化核心板，工业级板卡温度可达-40度到+85度，国产化板卡从内存，存储等每一个元器件全部采用国产物料。不同板卡，满足各个行业需求。      iTOP-3588核心板参数CPU：RK3588主频：四核Cortex-A55,Quad-coreARMCortex-

总体概览配置摄像头将摄像头配置为RAW10输出格式图像数据串转并将从两个lane通道接收的串行数据转换为byte类型数据字节对齐由于应用层原始数据打包后是byte形式，在传输时又转换成bit形式，在进行图像的逆过程时，需要保证一个byte数据的各个bit在是原来的byte数据通道