首页 > 其他分享 >满足 5G 通信的带宽需求,1ST040EH2F35I2LG,1ST085ES3F50I3VG,1ST085ES3F50E3VG,1ST110ES3F50I3VG 高性能 Stratix® 10 TX

满足 5G 通信的带宽需求,1ST040EH2F35I2LG,1ST085ES3F50I3VG,1ST085ES3F50E3VG,1ST110ES3F50I3VG 高性能 Stratix® 10 TX

时间:2024-05-23 14:41:13浏览次数:26  
标签:1ST040EH2F35I2LG ALM FPGA 10 工作温度 1ST110ES3F50I3VG 内存 Stratix

说明

Stratix® 10 FPGA和SoC FPGA大幅提高了性能、功效、密度和系统集成度。Stratix 10采用创新Hyperflex FPGA架构,将嵌入式多芯片互连桥接器 (EMIB)、高级接口总线 (AIB) 和芯片组等技术结合在一起。™因此,与上一代高性能FPGA相比,Stratix 10器件的性能提高了2倍。

Stratix® 10 TX FPGA 旨在满足 5G 通信、云计算、网络功能虚拟化和光传输网络的带宽需求。Stratix® 10 TX FPGA 借助新开发的 PAM4 技术,支持多达 144 条收发器通道实现高达 57.8 Gbps 的数据速率,可满足上述严苛要求。英特尔® Stratix® 10 TX FPGA 还支持 28.9 Gbps NRZ 和双模调制,以保持向后兼容性。

规范

四核Arm Cortex–A53 MPCore处理器集群,频率高达1.5GHz
矢量浮点单元 (VFPU) 单精度和双精度Arm Neon媒体处理引擎,用于每个处理器
32KB L1指令缓存(带奇偶校验)、32KB L1数据缓存(带纠错码 (ECC))
1MB KB共享L2缓存(带ECC)
256 KB片内RAM
系统内存管理单元支持统一内存模型,并将硬件虚拟化扩展到在FPGA架构中实现的外设
提供单向 (I/O) 统一,支持CCU主器件查看Arm Cortex – A53 MPCore CPU的一致性存储器
8通道直接内存访问 (DMA)
3个10/100/1000 EMAC,带集成DMA
2个USB OTG,带集成DMA
2个UART 16550兼容
4个串行外设接口 (SPI) 控制器
5个I2C
1个eMMC 4.5,DMA和CE-ATA支持SD/SDIO/MMC控制器
1个ONFI 1.0或更高版本8和16位支持NAND闪存控制器
最多48个软件可编程GPIO
4个通用定时器、4个看门狗定时器
系统管理器包含内存映射控制和状态寄存器和逻辑,以控制系统级功能和其他HPS模块
重置管理器根据HPS和FPGA架构中源的复位请求重置信号,并将软件写入模块复位控制寄存器
时钟管理器提供软件可编程时钟控制,以配置HPS中生成的所有时钟

1ST040EH2F35I2LG,1ST085ES3F50I3VG,1ST085ES3F50E3VG,1ST110ES3F50I3VG 高性能 Stratix® 10 TX FPGA — 明佳达

参数

1ST040EH2F35I2LG
逻辑元件数量:400000 LE
自适应逻辑模块 - ALM:128160 ALM
嵌入式内存:30 Mbit
输入/输出端数量:374 I/O
最小工作温度:- 40 C
最大工作温度:+ 100 C
数据速率:57.8 Gb/s
收发器数量:24 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-1152

1ST085ES3F50I3VG
逻辑元件数量:850000 LE
自适应逻辑模块 - ALM:284960 ALM
嵌入式内存:68 Mbit
输入/输出端数量:392 I/O
最小工作温度:- 40°C
最大工作温度:+ 100°C
数据速率:57.8 Gb/s
收发器数量:72 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-2397

1ST085ES3F50E3VG
逻辑元件数量:850000 LE
自适应逻辑模块 - ALM:284960 ALM
嵌入式内存:68 Mbit
输入/输出端数量:392 I/O
最小工作温度:0°C
最大工作温度:+ 100°C
数据速率:57.8 Gb/s
收发器数量:72 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-2397

1ST110ES3F50I3VG
逻辑元件数量:1100000 LE
自适应逻辑模块 - ALM:449280 ALM
嵌入式内存:107 Mbit
输入/输出端数量:688 I/O
最小工作温度:- 40°C
最大工作温度:+ 100°C
数据速率:57.8 Gb/s
收发器数量:72 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-2397

注:本文部分内容与图片来源于网络,版权归原作者所有。如有侵权,请联系删除!

标签:1ST040EH2F35I2LG,ALM,FPGA,10,工作温度,1ST110ES3F50I3VG,内存,Stratix
From: https://www.cnblogs.com/mingjiada/p/18208463

相关文章

  • 基于FPGA的4x4矩阵键盘驱动设计---第一版
    欢迎各位朋友关注“郝旭帅电子设计团队”,本篇为各位朋友介绍基于FPGA的4x4矩阵键盘驱动设计---第一版功能说明:1.驱动4x4矩阵键盘:按下任意一个按键,解析出对应按键信息,并给出标志 使用平台:纯代码形式使用语言:VerilogHDL 作者QQ:746833924说明:本篇设计中不涉及到IP和原语,......
  • (FPGA) XCKU15P-1FFVE1517E XCKU15P-3FFVE1517E XCKU15P-2FFVE1517E IC适用于智能IP集
    Kintex™UltraScale+™器件在FinFET节点中提供高性价比,为需要高端功能(包括33Gb/s收发器和100G连接内核)的应用提供了经济高效的解决方案。该中端产品系列同时支持数据包处理和DSP密集型功能,是无线MIMO技术、Nx100G有线网络、以及数据中心网络和存储加速等应用的理想选......
  • FPGA笔记[1]-在macOS烧录码流到开发板
    摘要在macOS使用oss-cad-suite工具烧录fs码流到Sipeed-Tang-Primer-20k开发板.关键信息系统macOS14.4.1,AppleSiliconM2开发板:Sipeed-Tang-Primer-20kFPGA芯片:GW2A-LV18PG256C8/I7(GW2A-18C-PBGA256)原理简介oss-cad-suite工具链简介[https://gitcode.com/YosysHQ/......
  • 在 20nm 提供高性能与集成的 (FPGA) XCVU095-H1FFVA2104E XCVU095-2FFVC2104E XCVU095
    产品优势Virtex™UltraScale™器件在20nm提供高性能与集成,包含串行I/O带宽和逻辑容量。作为在20nm工艺节点的业界仅有高端FPGA,此系列适合从400G网络到大型ASIC原型设计/仿真的应用。应用4x100G转发器400GMAC-InterlakenBridge2x100G复用转发器400GOTN交换......
  • 基于FPGA的电子琴设计(按键和蜂鸣器)----第一版
    欢迎各位朋友关注“郝旭帅电子设计团队”,本篇为各位朋友介绍基于FPGA的电子琴设计(按键和蜂鸣器)----第一版。功能说明:  外部输入七个按键,分别对应音符的“1、2、3、4、5、6、7”,唱作do、re、mi、fa、sol、la、si。当某个按键按下时,蜂鸣器发出对应的声音----1.默认发出0.2秒(可以调整)。......
  • 基于UltraScale架构的XCVU3P-3FFVC1517E XCVU3P-2FFVC1517I XCVU3P-1FFVC1517E高性能
    概述VirtexUltraScale+器件是基于14nm/16nmFinFET节点的高性能FPGA,支持3DIC技术和多种计算密集型应用。AMD第三代3DIC使用堆叠硅片互联(SSI)技术打破了摩尔定律的限制,并且实现了最高信号处理和串行I/O带宽,以满足最严格的设计要求。它还提供了一个虚拟的单片设......
  • 基于肤色模型的人脸识别FPGA实现,包含tb测试文件和MATLAB辅助验证
    1.算法运行效果图预览matlab2022a的测试结果如下:   vivado2019.2的仿真结果如下:   将数据导入到matlab中,   系统的RTL结构图如下图所示:   系统包括中值滤波,RGB转换为ycbcr,人脸检测三个模块 2.算法运行软件版本vivado2019.2 matlab2022a......
  • FPGA/EDA实验箱-竞赛普及版(ALTERA)
    型号:XQEP4CE-TEBV6.11、产品概述FPGA/EDA实验箱是一款FPGA教学实验系统,由FPGA开发板、显示屏、下载器、应用模块及相关实验配件组成;FPGA开发板采用底板+核心板的设计架构,核心板板采用是六层PCB设计,采用大容量管脚更多的BGA封装,F484封装,使整个核心板的性能和稳定性有了很大的提......
  • 基于FPGA的贪吃蛇游戏 之代码解析
    基于FPGA的贪吃蛇游戏之代码解析1. 代码结构代码结构包含7格.v文件。  下面依次解析。   2. 代码解析(1) seg_display.v数码管的译码模块是最熟悉,最简单的模块了。这里是共阳极的数码管,用case语句编码即可。从上图可以看到,这个模块被例化了3次,分别驱动3个数码......
  • m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
    1.算法仿真效果其中Vivado2019.2仿真结果如下:   使用matlab进行显示如下:   2.算法涉及理论知识概要       在太阳能光伏系统中,最大功率点跟踪(MaximumPowerPointTracking,MPPT)是提高能量转换效率的关键技术之一。爬山法(HillClimbingAlgorithm,HCA)......