2 Verilog语言

2.2 向量

2.3.6 加法器1

实例化一个由两个16位加法器组合成的32位加法器

module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
	wire cout,cout1;
    add16 u1_add16(
        .a(a[15:0]),
        .b(b[15:0]),
        .cin(1'b0),
        .sum(sum[15:0]),
        .cout(cout)
    );
    add16 u2_add16(
        .a(a[31:16]),
        .b(b[31:16]),
        .cin(cout),
        .sum(sum[31:16]),
        .cout(cout1)
    );
endmodule

2.3.6 加法器2(波纹进位加法器Ripple Carry Adder)

module top_module (
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
    wire cout1,cout2;
    add16 u1_add16(
        .a(a[15:0]),
        .b(b[15:0]),
        .cin(1'b0),
        .sum(sum[15:0]),
        .cout(cout1)
    );
    add16 u2_add16(
        .a(a[31:16]),
        .b(b[31:16]),
        .cin(cout1),
        .sum(sum[31:16]),
        .cout(cout2)
    );
endmodule
module add1 ( input a, input b, input cin,   output sum, output cout );
	assign {cout,sum} = a+b+cin;
endmodule

2.3.8 进位选择加法器（Carry-select Adder）

2.3.7中的加法器计算进位输出的延迟很高，必须在前一级加法器计算完成之后，后一级加法器才能够开始计算

在选择加法器中，第一级加法器保持不变，第二级加法器有两个，一个假设进位为0，另一个假设进位为1。然后使用第一级结果和2选一选择器来选择哪一个结果是正确的。

module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
	wire cout1,cout2,cout3;
    wire [15:0] sum0;
    wire [15:0] sum1;
    add16 u1_add16(
        .a(a[15:0]),
        .b(b[15:0]),
        .cin(1'b0),
        .sum(sum[15:0]),
        .cout(cout1)
    );
    add16 u2_add16(
        .a(a[31:16]),
        .b(b[31:16]),
        .cin(1'b0),
        .sum(sum0[15:0]),
        .cout(cout2)
    );
    add16 u3_add16(
        .a(a[31:16]),
        .b(b[31:16]),
        .cin(1'b1),
        .sum(sum1[15:0]),
        .cout(cout3)
    );
    assign sum[31:16]=cout1 ? sum1 : sum0;
endmodule

2.3.9 加法器-减法器

加法器-减法器可以通过选择性地取反一个输入来从加法器构建，这相当于将输入反相然后加 1。最终结果是一个可以执行两种操作的电路：a + b + 0 和  a + ~b + 1（即a - b）

module top_module(
    input [31:0] a,
    input [31:0] b,
    input sub,
    output [31:0] sum
);
    wire[31:0]	b_sub;
    wire        cout;
    assign b_sub = {32{sub}} ^ b;//b有32位，sub只有1位，故要重复32次
    //assign b_sub = sub ?~b:b;
    add16 u1_add16(
        .a(a[15:0]),
        .b(b_sub[15:0]),
        .cin(sub),
        .sum(sum[15:0]),
        .cout(cout)
    );
    add16 u2_add16(
        .a(a[31:16]),
        .b(b_sub[31:16]),
        .cin(cout),
        .sum(sum[31:16]),
        .cout()
    );
endmodule