HDLBits——Modules：Hierarchy目录HDLBits——Modules：Hierarchy问题19Module将信息连接到端口BypositionByname问题20Connectingportsbyposition(Modulepos)问题21Connectingportsbyname(Modulename)问题22Threemodules(Moduleshift)问题23Modulesandvectors(Mod

出于对FPGA学习巩固的目的，同时也希望能锻炼自己对于Verilog的题目分析，让自己对HDL代码的理解加深，所以想坚持写一下关于HDLbits网站刷题的系列，计划是工作日每日5题目+分析，周

2Verilog语言2.2向量2.3.6加法器1实例化一个由两个16位加法器组合成的32位加法器moduletop_module(input[31:0]a,input[31:0]b,output[31:0]