首页 > 系统相关 >XCVM1302-3HSEVFVB1369通过业界领先的 DDR 内存接口实现高数据吞吐量 - AMD Versal Prime系列 VM1302 自适应 SoC

XCVM1302-3HSEVFVB1369通过业界领先的 DDR 内存接口实现高数据吞吐量 - AMD Versal Prime系列 VM1302 自适应 SoC

时间:2024-12-09 18:14:31浏览次数:11  
标签:Prime KB XCVM1302 DDR Versal x2 以太网

XCVM1302-2MLIVSVF1369 XCVM1302-2MSEVSVF1369 XCVM1302-2MSIVFVB1369 XCVM1302-2MSIVSVF1369 XCVM1302-3HSEVFVB1369 明佳达 Versal 自适应 SoC 兼具可编程逻辑和加速引擎的灵活处理能力,以及先进的内存和接口技术,可为各类应用实现定制化、强大的异构加速。

Versal Prime系列是基础的Versal自适应SoC系列,提供多种多样的设备选择,广泛适用于多个市场。Prime系列是一个高度集成的多核异构计算平台,通过在针对连接优化的设备中实现低延迟在线加速,为包括数据中心网络、存储和有线通信在内的广泛应用提供突破性的性能。

Versal Prime 系列有机结合 PCIe® Gen5/Gen4 合规性、高性能 GPIO、400G 高速加密 (HSC) 引擎以及支持各种以太网配置的多速率以太网 MAC,可充分提高连接性和灵活性。此外,Versal Prime 系列器件还具有重新架构的低延迟 32.75Gb/s 收发器,而且某些器件还支持 58Gb/s 和 112Gb/s 的 PAM4 收发器。

特性:
多 TB 可编程 NoC 连接异构计算引擎和集成 IP 内核
Adaptable Engines 中简化了内核和 IP 替换
启动时提供 Shell 架构,用于专用连接和更高的系统级性能
适用于具有硬件级性能的自定义计算块的自适应引擎
增强的 DSP 引擎,支持新的操作和数据类型
标量引擎,适用于支持操作系统的复杂应用程序和实时、低延迟应用程序
用于动态工作负载配置的 Dynamic Function eXchange (DFX)
32G NRZ 和 58G PAM4 收发器,用于高带宽网络连接
100G 多速率以太网内核,支持各种以太网配置
集成 PCIe Gen4 和 Gen5,可实现最大的 CPU 到加速器带宽
高性能 GPIO,实现多功能连接

应用:
存储加速
数据中心网络加速
5G xHaul
无源光网
通信测试设备

Versal Prime 系列产品:
XCVM1302-1LLIVFVB1369
XCVM1302-1LSEVFVB1369
XCVM1302-1LSEVSVF1369
XCVM1302-1LSIVFVB1369
XCVM1302-1LSIVSVF1369
XCVM1302-1MLIVFVB1369
XCVM1302-1MLIVSVF1369
XCVM1302-1MSIVFVB1369
XCVM1302-2HSIVFVB1369
XCVM1302-2HSIVSVF1369
XCVM1302-2LLEVFVB1369
XCVM1302-2LSEVFVB1369
XCVM1302-2LSEVSVF1369
XCVM1302-2MLEVFVB1369
XCVM1302-2MLIVSVF1369
XCVM1302-2MSEVSVF1369
XCVM1302-2MSIVFVB1369
XCVM1302-2MSIVSVF1369
XCVM1302-3HSEVFVB1369

规格:
双核 Arm® Cortex®-A72、48 KB/32 KB L1 高速缓存支持奇偶校验和 ECC,1MB L2 高速缓存支持 ECC
双核 Arm Cortex-R5F、32 KB/32 KB L1 高速缓存以及支持 ECC 的 256 KB TCM
支持 ECC 的 256 KB 片上内存
以太网 (x2)、USB 2.0 (x1)、UART (x2)、SPI (x2)、I2C (x2)、CAN-FD (x2)
DSP 引擎:848
系统逻辑单元:703K
LUT:321536
NoC 主端口/NoC 从端口:9
DDR4 内存控制器:2
支持 DMA (CPM) 的 PCIe:1 x Gen4x16
PCIe:2 x Gen4x8
100G 多速率以太网 MAC:2
GTY 收发器:24
注:本文部分内容与图片来源于网络,版权归原作者所有。如有侵权,请联系删除!

标签:Prime,KB,XCVM1302,DDR,Versal,x2,以太网
From: https://www.cnblogs.com/mingjiada/p/18595686

相关文章

  • Vulnhub Prime1
    0x01:端口扫描主机发现nmap-sn192.168.231.0/24全端口扫描UDP扫描没有结果详细端口扫描漏洞扫描看来是一个wordpress的cms0x02:web渗透扫目录先看secret.txt需要我们多做一些模糊测试我们看到其他目录那我们现在开始做模糊测试ffuf-uhttp://10.10.10.148......
  • 地址空间布局随机化(ASLR,Address Space Layout Randomization) 是一种重要的安全技术,旨
    地址空间布局随机化(ASLR,AddressSpaceLayoutRandomization)是一种重要的安全技术,旨在通过随机化程序和系统进程在内存中的加载位置,从而增加攻击者成功利用漏洞的难度。ASLR是防止许多类型的内存攻击(如缓冲区溢出、ROP(ReturnOrientedProgramming)攻击等)的有效手段。ASLR的工......
  • 保姆级教程用vite创建vue3项目并初始化添加PrimeVue UI踩坑实录
    文章目录一、什么是PrimeVue二、详细教程1.添加PrimeVue2.配置main.js3.添加自动引入4.配置vite.config.js5.创建测试页面一、什么是PrimeVuePrimeVue是一个用于Vue.js3.x开发的一款高质量、广受欢迎的WebUI组件库。官网地址:https://primevue.org/二......
  • 随笔-bpftrace-堆栈不显示函数名|显示unknown(How to print the function name instea
    link:Howtoprintthefunctionnameinsteadoftheaddressforustack#3108ajor:Symbolicationisbasedoffthesymboltableofthetargetapplication.Itdoesn'tlooklikeyou'redoinganythingwrongtome,butyoucoulddoublecheckthatsym......
  • Prime1_解法一:cms渗透 & 内核漏洞提权
    Prime1_解法一:cms渗透&内核漏洞提权目录Prime1_解法一:cms渗透&内核漏洞提权信息收集主机发现nmap扫描tcp扫描tcp详细扫描22,80端口udp扫描漏洞脚本扫描目录爆破dirsearchWeb渗透wfuzz常见的wfuzz过滤器:获得wordpress后台权限wordpresscms渗透WordPress侦察和枚举版......
  • 攻防世界-OldDriver
    一、题目二、解题1、观察特征:低指数,多密文使用低指数广播攻击2、中国剩余定理剩余定理求解代码:defcrt(remainders,moduli):"""中国剩余定理实现:paramremainders:余数列表[r1,r2,...]:parammoduli:模数列表[m1,m2,...]:return:满......
  • [USACO1.5] 回文质数 Prime Palindromes
    题目传送门P1217[USACO1.5]回文质数PrimePalindromes题目描述因为151151151既是一个质数又是一个回文数(从左到右和从右到左是看一样的),所以......
  • 使用CloudDrive 将网盘挂载本地(网盘本地化,超简单)
    使用CloudDrive将网盘挂载本地(网盘本地化,超简单)创建时间:20241122一、介绍免费的,可以将两个网盘挂载在本地。可实现不用登陆即可下载。很好用。之前还有一个alist+RaiDrive可以免费挂载很多(我觉得没必要懒得搞没搞那个,这个也够用了。感兴趣的可以去试试那个方案,之后我也分......
  • 渗透测试(五)- prime_Series靶机攻略
    靶机地址:通过百度网盘分享的文件:Prime_Series_Level-1.rar链接:https://pan.baidu.com/s/10ibEa4y6C8lKRsTHY1ROTw?pwd=a6cr 提取码:a6cr --来自百度网盘超级会员V1的分享实现步骤:主机发现,使用arp-scan-l命令扫描局域网内存在的设备发现了192.168.111.4的靶机IP地址......
  • 嵌入式硬件实战提升篇(二)PCB高速板设计 FPGA核心板带DDR3 PCB设计DDR全面解析
    引言:设计一款高速板,供读者学习,FPGA核心板,带一颗DDR3内存,FPGA型号:XC6SLX16-2FTG256C。随着嵌入式硬件技术的快速发展,高速板设计逐渐成为嵌入式系统设计中的核心技术之一。高速板的设计要求技术人员具备信号完整性、电源完整性及高频布线的综合能力,特别是在FPGA与高速存储器(如DD......