我用的小梅哥的7010的开发板，这个板子无法直接在PL这边使用DDR存储，必须通过AXI4总线。HighPerformamcePORTS就是HP接口，为AXI接口，通常用于大量数据的高速传输。AXI总线介绍  AXI是基于burst的传输，burst传输是一种适用于AMBA协议的规则形式，通过这种规则，我们可以控制AMBA进行

DDR（DoubleDataRate）内存技术经历了几个主要的发展阶段，每个阶段都带来了新的技术和性能改进。以下是DDR内存技术的发展阶段：DDR1：DDR1内存于2000年首次推出，它是第一个双倍数据传输速率的内存标准。DDR1内存的数据传输速率是SDRAM的两倍，从而提供了更高的内存带宽和性能。DDR2：DD

在高速接口的应用场景下，我们会经常听说SerDes(Serializer-Deserializer)这个词，也就是串行器和解串器，更为通俗的讲就是进行串并转换的。在Xilinx的FPGA中提供了ISERDES（提供串行数据到并行数据的转换）和OSERDES（提供并行数据到串行数据的转换）。在7系列的FPGA里面提供了ISERDESE2和OSER

  个人觉得想要真正理解DDR，那就要从SDRAM入手，SDRAM读写控制器也可以作为入门FPGA的一个判断标准，说实话I2C、UART、SPI这些接口难度太低了，会写这些接口说明不了什么。  很常见的问题，现在DDR3、SDRAM、DDR4官方都有IP，还需要自己写SDRAM驱动吗？意义在哪？  如果是工程使用

文章目录一、MIGIP核配置详解1、第一页2、第二页3、第三页4、第四页5、第五页6、第六页7、第七页8、第八页9、第九页10、第十页二、MIG仿真一、MIGIP核配置详解1、第一页2、第二页3、第三页类型选择DDR34、第四页ClockPeriod：DDR3芯片运行的时钟速率，该数

此节学习视频：https://www.bilibili.com/video/BV1yE411h7uQ?p=6&vd_source=432ba293ecfc949a4174ab91ccc526d6 在STM32上，.s就是汇编，cortexA一般不会提供汇编，必须自己写汇编文件，对于A系列，初始化ram，没办法用c初始化，必须先初始化一些外设，这些外设必须用汇编初始化，但是用到的汇编

以下仅是个人对CMN的浅显理解：CMN全称为coherentmeshnetwork，是一种互联技术，通过在系统中设立多个节点之间的互联来实现高性能和可靠性CMN的具体应用：应用于多核之间的cache一致性以上图为例，每个cluster均有片内cache，当CPU对DDR写一个值时，例如向ddr0x100地址写入0x1 当没有

内容：SDRAM的操作和代码；DDR3的一些介绍（DDR3代码在其他地方）之前的笔记：存储器~Zynqbook第九章_zynq存储数据-CSDN博客SDRAM学习与实现串口传图_如何传输给sdram-CSDN博客Zynq上的存储器接口与差分时钟与DDR3_zynqddr3-CSDN博客DDR3笔记频率配置_ddr3在z系列芯片的设置-CSDN博

 【代码更新】时序——数字信号处理       捕获数字信号整体代码如下：1//2//3//`definereal_data_source45//`ifdefreal_data_source6//7//5438400一帧DCK8//320*15=4800象元数据9//323*15=4845象元

DDR（DoubleDataRateSynchronousDynamicRandomAccessMemory），意为双倍速率同步动态随机存储器，是在SDRAM基础上发展而来的存储器。DDR分为DDR1、DDR2、DDR3、DDR4、DDR5。代数年份速率（MT/s）容量预取位数电压（V）DDR12000200~40064Mb~1Gb2n

在介绍LPDDR与DDR的区别前，首先叙述二者的发展历史。计算机的存储器分为两种：RAM和ROM。而RAM也分为两种：SRAM和DRAM。随着对CPU主频提高和RAM容量增大的需求，DRAM不断发展，从SDRAM到DDR。DDR一直更新换代，电压更低、速率翻倍、容量翻倍，最新已到DDR5。DDR适用于高性能计算设备等领域，

以下全部图片均来自镁光（Micron）公司产品的数据手册。DDR：以MT48LCxx型号的DDR内存芯片为例，数据手册中给出如图1所示的一个表格。从表格中可以看出它的主频（ClockFrequency）。图1不同速度等级的DDR主频它的主频与传输数据的频率相同。我们可以从时序图中观察出来。随便

软件版本：vitis2021.1(vivado2021.1)操作系统：WIN1064bit硬件平台：适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！11.1概述前面的例子相对来说使用了中断采集数据比较复杂一些，本方案实现把电脑上的图片发送给开发板，让开发板的HDMI输

软件版本：vitis2021.1(vivado2021.1)操作系统：WIN1064bit硬件平台：适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！12.1概述和前面关于"PCIE图片输出到HDMI显示器"的内容基本一致，本方案通过上位机的抓屏功能，把屏幕的图像数据实时发送

软件版本：vitis2021.1(vivado2021.1)操作系统：WIN1064bit硬件平台：适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！8.1概述上一个例子演示了用BRAM作为数据缓存，显然板卡的BRAM容量非常有限，如果需要更大量数据的缓存就得用到DDR作为缓

软件版本：vitis2021.1(vivado2021.1)操作系统：WIN1064bit硬件平台：适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！1概述    在前文的实验中我们详细介绍了FDMA的使用方法，前面一节课演示了FDMA读写AXI-BRAM，本文我们继续使用FDMA

软件版本：vitis2021.1(vivado2021.1)操作系统：WIN1064bit硬件平台：适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！7.1概述    基于AXI总线可以使用axi_interconnect的仲裁机制，同时接入多个基于AXI总线的IP,米联客的fdma采用的是A

软件版本：VIVADO2021.1操作系统：WIN1064bit硬件平台：适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！1概述    FDMA是米联客基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直

软件版本：VIVADO2021.1操作系统：WIN1064bit硬件平台：适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！1概述    基于AXI总线可以使用axi_interconnect的仲裁机制，同时接入多个基于AXI总线的IP,米联客的fdma采

DDR和DRAM的关系DDR（DoubleDataRate）和DRAM（DynamicRandomAccessMemory）是两个相关但不同的概念，它们通常一起使用，但表示的是不同的层面。DRAM（DynamicRandomAccessMemory）：定义：DRAM是一种随机存取存储器，用于在计算机系统中存储数据和程序。它属于一种动态存储器，意味着需

一、DDR基础知识1.几个频率(1)核心频率：真实运行频率。(2)倍增系数：DDR通过数据预取技术放大速率，每代ddr倍率是固定的，ddr=2,ddr2=4,ddr3=8,ddr4=8,ddr5=16(3)有效频率；厂商标注的频率，可以理解为数据传输速率。厂商也想逐步淡化其它频率的概念，只让我们记住有效频率。其实

Project:MOTOROLAX？？Software:CSTPCBSTUDIO (对电源完整性分析使用的是CSTPCBSTUDIO里的频域有限元法对电源平面进行建模)MentorHyperLynxPI说明:1:MTK帮我们分析电源完整性是采用的Sigrity(已被Cadence收购)。2:MTK做的电源完整性分析包括板级电源完整性和

简介RK3588从入门到精通ArmSoM团队在产品量产之前都会对产品做几次专业化的功能测试以及性能压力测试，以此来保证产品的质量以及稳定性优秀的产品都要进行多次全方位的功能测试以及性能压力测试才能够经得起市场的检验环境介绍硬件环境：ArmSoM-W3RK3588开发板软件版本：OS

来自的整理原文：https://www.systemverilog.io/design/ddr4-basics/这个是属于早期的整理，首先随意浏览下，然后打开spec好好阅读，以spec为准。对于blog而言，一方面是说明的不够详细，另一方面是正确性有待考究，毕竟缺少评审。而正确的内容，往往在spec上。接口SymbolTypeFunction

一、DDR等长目标数据线等长+-25数据线和地址线长度差+-200数据线和控制线长度差+-1000二、地址线等长因为T点的两边都有线，我们需要先设置xSingal规则。设计->xSingal->运行xSingal向导->Next选择DDR3/DDR4，Next选择DDR芯片，Next对应的网络名称设置