zynq-70007Z020双网卡调试网卡芯片采用两片RTL8201FMII模式注意：图中R920需要去掉。设备树添加&gem0{compatible=“cdns,zynq-gem”;status=“okay”;phy-mode=“mii”;clock-frequency=<25000000>;xlnx,ptp-enet-clock=<0x69f6bcb>;phy-handle

一、简述边缘检测是图像处理和计算机视觉中的基本问题，边缘检测的目的是标识数字图像中亮度变化明显的点。图像边缘检测大幅度地减少了数据量，并且剔除了可以认为不相关的信息，保留了图像重要的结构属性。所谓边缘是指其周围像素灰度急剧变化的那些像素的集合，它是图像最基本的特征。

使用芯片为ZYNQ—7020，基于野火FPGAZYNQ开发板肤色模型简介YCrCb也称为YUV，主要用于优化彩色视频信号的传输。与RGB视频信号传输相比，它最大的优点在于只需占用极少的频宽（RGB要求三个独立的视频信号同时传输）。其中“Y”表示明亮度（Luminance或Luma），也就是灰阶值；而“U”和“V”

一、简述膨胀和腐蚀是数学形态学处理中的两个基本操作，主要针对的是二值化图像。膨胀与腐蚀都是针对白色像素块而言的，简单的理解就是膨胀将白色区域扩大，腐蚀将白色区域缩小。二者功能主要包括：消除噪声；分割(isolate)出独立的图像元素，在图像中连接(join)相邻的元素；寻找图像中的明

一、简述滤波是图像处理领域应用非常广泛的工具之一，它可以改善图像质量，包括去除高频噪声与干扰、图像平滑等。我们常见的空间滤波有中值滤波和均值滤波。图像可以看成是一个定义在二维平面上的信号，该信号的幅值对应像素的灰度（彩色图像对应RGB三个分量）。图像的频率指的是空间频

ZYNQ的上电时序主要参考的UG585。PS_POR_B复位引脚解除断言后，硬件立即对引导带引脚进行采样，并可选择启用PS时钟PLL。然后，PS开始执行片上ROM中的BootROM代码以启动系统。POR会重置整个设备，而不会保存先前的状态。非POR类型的复位也会导致BootROM执行，但硬件不会对

一、简述在对图像进行处理时经常用到矩阵操作，包括sobel边缘检测、中值滤波、形态学等。本篇博客介绍一下用两个RAM生成3x3矩阵的方法。二、实现方法1.设计line_shift模块用于对三行数据进行寄存；2.设计一个产生3x3矩阵的模块。三、实现过程1.line_shift_RAM_24bit通过时钟

目录1.简介2.构建工程2.1Vivado工程2.2TestBench代码2.3关键代码分析3. VPG BackgroundPatternID(0x0020)Register4.总结1.简介使用SystemVerilog将AXI4-Stream图像数据从仿真输出到图像文件(PPM)。用到的函数包括$fopen、$fwrite和$fclose

本人历经3个多月的辛苦设计的一款开发板，定位于初学者的入门学习以及功能开发验证使用。从原理图设计，PCB设计，PCB加工，贴装，板卡终于到手，正在进行接口功能调试，调试完成后将送出一波福利，欢迎大家关注。友情提示：文档内容较长，电脑端阅读体验更佳！0，文档管理此文档由【数字积木】编写。

SDK跟vitis的不太一样，这边用正点原子的文档对比着记录一下。在固化程序到QSPIFLASH的时候，点击Xilinx然后programdevice。然后出现这种问题。点错了，应该是下面的programflash一开始也有点问题，后来重新创建工程编译之后就好了，能够从QSPIFLASH启动。SD卡的启动，正点原子文档

对于ZYNQ的硬件驱动库编程方法，我这边用STM32的标准库函数方法来对应。也就是说在ZYNQ里面有给定的官方的标准驱动库，将原本的寄存器方法给一定程度的封装起来。类似于stm32学习过程中给的库函数版本，将你从寄存器版本中解救出来（虽然会影响运行效率，但是这种普通开发者可忽略不计）像

基本都是摘抄正点原子的文章：<领航者ZYNQ之嵌入式Linux开发指南V3.2.pdf，因初次学习，仅作学习摘录之用，有不懂之处后续会继续更新~PetaLinux工具提供了在Xilinx处理系统上自定义、构建和部署嵌入式Linux解决方案所需的一切。该解决方案旨在提高设计生产力，可与Xilinx硬

这里写目录标题前言一、概述二、函数体三、调用关系前言最近在学习zynq中的lwip协议族，找不到很好的记笔记的地方，所以就用csdn记录一下自己的学习过程。现在对lwip不熟悉，只是把官方的lwipechoserver例程跑了一下，能跑通就一点点的照着学了，笔记都是根据自己的理解写的

私有定时器属于PS部分，定时器可以帮我们计数、计时，有效的控制模块的时序。这一次实验我们认识定时器并使用定时器产生中断。CPU的私有中断(PPI)CPU的私有中断(PPI)，5个：全局定时器，私有看门狗定时器，私有定时器以及来自PL的FIQ/IRQ。它们的触发类型都是固定不变的，并且来自P

上一节我们体验了一把PS和PL是怎样联合开发的，这种ARM和FPGA联合设计是ZYNQ的精华所在。这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率，PS和PL通过AXI总线交互数据，实现我们希望的功能。如何测量数字信号的频率最简单的办法——在一段时间内计数在我们设定的

前言：FPGA+ARM是ZYNQ的特点，那么PL部分怎么和ARM通信呢，依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIOIP，利用PL的资源来扩充GPIO资源。通过这个实验迅速入门开发基于总线的系统。使用的板子是zc702。AXI总线初识：AXI（AdvancedeXtensibleInterface），由ARM公司提出的

前言：前面我们都是使用JTAG方式下载比特流文件，然后下载elf文件，最后点击Runas或者Debugas来运行程序。JTAG方式是通过tcl脚本来初始化PS，然后用JTAG收发信息，优点是可以在线调试，缺点是断电后程序就丢失了。为了解决程序丢失的问题，可以制作镜像文件烧写到sd卡或者flash中，上电即

原文链接：https://blog.csdn.net/u014485485/article/details/78056980前言：学习Xilinx的ZYNQ7000系列，用的板子是zc702（注意不是zedboard），SOC型号是xc7z020。虽然设计思路一样，但不同的套件引脚和io标准是有区别的，zc702评估板的的外观图如下，可以对照下自己的板子：作为入门体验，本设

文章目录前言一、概述二、函数体三调用位置前言最近在学习zynq中的lwip协议族，找不到很好的记笔记的地方，所以就用csdn记录一下自己的学习过程。现在对lwip不熟悉，只是把官方的lwipechoserver例程跑了一下，能跑通就一点点的照着学了，笔记都是根据自己的理解写的，而且部

目的：自定义一个IP并添加到设计中使用（产生PWM波形）在ZYNQ系统中将许多特定功能的硬件设计模块封装起来称为IP核，类似于库函数。这种方式极大的提高了设计效率。当遇到设计中的一些特殊的需求且官方没有对应的IP时就需要我们自定义IP来使用。 创建步骤：1、创建新IP进入viv

ZynqUltraScale+RFSoC是业界唯一单芯片自适应射频平台。ZynqUltraScale+RFSoC是一种异构计算架构，包括完整的Arm处理子系统、FPGA架构，以及RF信号链中的完整模数可编程性，其不仅可为不同的应用提供一个完整的单片软件定义无线电平台，而且还有助于随着市场动态的发展，生产无线

ZYNQ_Target-Recognition描述：实现了一个卷积神经网络加速器，成功搭载Yolov3tiny。配合摄像头采集+显示器回显环路，构建了一个高性能实时目标识别与检测系统。  实现方式：Verilog实现卷积加速器的设计，C语言实现ZynqPS端的开发，Python实现神经网络的搭建与量化

FPGA，全称为Field-ProgrammableGateArray，即现场可编程门阵列，是一种FPGA，全称为Field-ProgrammableGateArray，即现场可编程门阵列，是一种数字集成电路。它是一种半定制电路，既能解决定制电路的不足，又克服了通用器件的缺点。FPGA的基本结构主要包括可编程输入/输出单元（I/O）、可编程逻

 概述FMQL100TAI核心板基于复旦微的PSOC架构处理器，型号为FMQL100TAI9000，板卡100%采用国产芯片设计，板卡质量等级分为国产I级和国产J级。具备强大的运算能力，适用于雷达、通信、图像以及电子对抗等高速实时信号处理领域。更多信息请加weixin-pt890111获取技术特点（1）

TheZynq®-7000familyisbasedontheXilinxSoCarchitecture.Theseproductsintegrateafeature-richdual-coreorsingle-coreARM®Cortex™-A9(32bit)basedprocessingsystem(PS)and28nmXilinxprogrammablelogic(PL)inasingledevice.对于ZYNQ而言