2024年9月17日提交的论文《Down-SamplingInter-LayerAdapterforParameterandComputationEfficientUltra-Fine-GrainedImageRecognition》一.研究背景研究问题：这篇文章要解决的问题是超细粒度图像识别（UFGIR），即将对象分类到极其细小的类别中，例如区分同一物种内的

原因在需要观测、调试FPGA内部逻辑时，2个工具ILA和VIO是非常有用的工具，ILA是内部逻辑分析仪，用于分析信号抓取波形，VIO是虚拟IO，用于手动修改FPGA内部变量，可以大大方便调试。https://docs.amd.com/r/en-US/ug908-vivado-programming-debuggingILA集成逻辑分析器（ILA）是一项强大的工

HW_ILA_DATA描述硬件ILA数据对象是ILA调试核心上捕获的数据的存储库编程到当前硬件设备上。upload_hw_ila_data命令在从ila调试移动捕获的数据的过程中创建hw_ila_data对象核心，hw_ila，在物理FPGA上，hw_device。read_hw_ila_data命令还可以在读取来自磁盘的ILA数据文件。h

HW_ILA描述集成逻辑分析器（ILA）调试核心允许您执行系统内监控通过对内核上的调试探针，在实现的设计中对信号进行处理。您可以配置ILA核心实时触发特定硬件事件，并在以系统速度探测。ILA调试核心可以通过从IP目录实例化ILA核心来添加到设计中到RTL设计中，或者使用create_debug

一、ILA简介二、ILA使用在IPCatalog中选择搜索ila，选择第一个：接下来进行一些参数的配置： 配置好后生成即可： 一般情况下选择额ooc模式，可以节省资源。 在IPSources中可以看到生成的ilaip核，比较重要的是这个.veo文件，这个相当于是ila的一个例化的模板，将该模板直接放到

有一种可能性是下载器太烂了，可以降速使用，或者换个质量好的（带屏蔽的下载器）。出错代码：（已知所有条件正确、length_fpga1和length_fpga2的逻辑完全相同，时钟稳定，时序无误）可以看到length_fpga2的bit11莫名其妙翻转，现在直接揭晓答案，因为下载器丢包了，当把测试的特定值改为0xaa，0x55等

使用“SetUpDebug”Wizard来插入调试核标记要调试的信号线(net)后，下一步是将其分配到调试核。VivadoDesignSuite提供了易于使用的“设置调试(SetupDebug)”Wizard，以帮助逐步指导您完成自动创建调试核并将调试信号线分配至核的输入的整个过程

您可在Vivado硬件管理器中自定义探针，将其用作为数据和/或触发器。如果探针参与触发或采集比较值，则应将其配置为仅限“触发器”探针。这样即可最优化ILA核使用BRAM的方式。通常，如需采集探针数据，则应将其配置为仅限“数据”探针。如果探针同时参

在FPGA工程中，在调试过程中需要插入ila来验证设计的准确性，但一次验证不能达到设计的初衷，需要反复修改ila来定位问题，往往一个大工程编译、布线时间较长，反复定位问题非常耗费时间。xilinx系列的vivado16.4以上版本支持了类似ic设计的ECO功能。1、dcp文件在implement成功后，/xxx.runs

前言：偶数分频容易得到：N倍偶数分频，可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。奇数分频如何得到呢？第一部分 奇数分频奇数分频方法：N倍奇数分频，首先进行上升沿触发进行

软件版本：vitis2021.1(vivado2021.1)操作系统：WIN1064bit硬件平台：适用AMD-XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"SOC|SOC社区-www.uisrc.com视频课程、答疑解惑！1概述在开发工程中，我们需要对一些信号进行debug调试，如果对于CPU的软件开发一般可以设置断点，但是对于FPGA来说

03使用ILAIP、直接添加信号法和VIO进行调试软件版本：vitis2021.1(vivado2021.1)操作系统：WIN1064bit硬件平台：适用AMD-XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"SOC|SOC社区-www.uisrc.com视频课程、答疑解惑！1概述在开发工程中，我们需要对一些信号进行debug调试，如果对于CPU

ILA–IntegratedLogicAnalyzer 内部逻辑分析仪(是一种在线调试工具，用的非常多)先例化在生成IP核，好处：（1）、可以事先明确知道要看多少个信号（2）、信号的位宽（3）、可以一次性的配置好在线调试工具，避免先生成IP，在例化，因失误漏了信号，反复添加，编译耗时带来的苦恼问题。（4）、流程很清

更改检测端口双击ila_0，可以修改检测端口数与位数。更改检测模块直接代码中修改，子模块也可以调用设置的ilaip硬件检测界面添加信号更改检测端口后，编译过后界面并不会自动添加检测信号，可以手动添加。

新建ip核心ip核设置调用ip核根据模板在.v文件中调用ILAip核

集成逻辑分析仪（IntegratedLogicAnalyzer：ILA）功能允许用户在FPGA设备上执行系统内调试后实现的设计。当设计中需要监视信号时，应使用此功能。用户还可以使用此功能在硬

第二篇来聊聊FPGA的硬件调试。理论上来说，ISE中自带的chipscope也是可以用的，只是很多时候第三方开发板用10pin的JTAG连不上这个，所以还是老老实实用自带的ila（IntegratedLog

片内逻辑分析仪的使用原理使用ILA观测AXI总线以及用户逻辑学习内容本课重点介绍片内逻辑分析仪的使用原理，以及如何使用ILA对AXI总线进行观测分析，实现对 FPGA 设计