首页 > 其他分享 >XILINX FPGA Debug 工具ILA和VIO

XILINX FPGA Debug 工具ILA和VIO

时间:2024-07-23 19:07:59浏览次数:12  
标签:FPGA ILA VIO 实例 信号 debug

原因

在需要观测、调试FPGA内部逻辑时,2个工具ILA和VIO是非常有用的工具,ILA是内部逻辑分析仪,用于分析信号 抓取波形,VIO是虚拟IO,用于手动修改FPGA内部变量,可以大大方便调试。

https://docs.amd.com/r/en-US/ug908-vivado-programming-debugging

ILA

集成逻辑分析器(ILA)是一项强大的工具,允许工程师在目标硬件上实时监测和调试数字信号。这对于理解复杂设计的行为、定位故障和验证系统功能至关重要。ILA的核心功能包括但不限于:

  • 信号监控:ILA可以监测设计内部的多个信号,帮助工程师了解信号在不同条件下的行为。
  • 硬件事件触发:ILA支持基于特定硬件事件的触发机制,当这些事件发生时,ILA会自动开始数据捕获,这对于捕捉偶发或特定条件下的行为特别有用。
  • 系统速度数据捕获:ILA能够以接近系统运行的实际速度捕获数据,这对于分析高速信号和瞬态行为至关重要。
  • 灵活的部署方式:ILA核心既可以作为RTL代码的一部分直接在设计中实例化,也可以在综合后作为独立的模块插入到设计流程中,这提供了灵活性和便利性。

如何添加Debug 信号

在代码中实例化并调用ILA

创建ILA模块,自行设定位宽、需要debug的信号个数,这就类似你用示波器一样,自己设定要多少个通道。创建完成以后自己在代码中实例化并添加ILA。

(* MARK_DEBUG="true" *)

使用属性标识,在需要观测的信号前加上该属性标识,这样综合之后,就可以手动将其加入到ILA。这样的好处是可以观察更多的信号,且不需要手动去实例化ILA。

SYSTEM ILA

如果你是用block design进行的设计,可以在想要debug的信号上直接右键debug。然后选择让VIVADO自动帮你生成ILA。

VIO

虚拟IO,可以方便的手动设置输入输出值,注入信号,从而用来debug 内部逻辑。

标签:FPGA,ILA,VIO,实例,信号,debug
From: https://www.cnblogs.com/xingce/p/18319349

相关文章

  • RH436 Managing High Availability LVM
    RH436ManagingHighAvailabilityLVM1.环境准备2.创建逻辑卷3.创建集群资源4.集群资源切换测试5.实验碰到的错误1.环境准备foundation0上先启动所有虚拟机,再跳转到workstation上初始化halvm实验环境rht-vmctlstartallsshstudent@workstationlabstar......
  • bash: ls: command not found... Similar command is: 'lz'
     001、环境变量混乱出现如下问题[root@PC1~]#ls##基本命令调不起来bash:ls:commandnotfound...Similarcommandis:'lz'[root@PC1~]#vim~/.bashrc##vim编辑器也调不起来bash:vim:commandnotfound... 。......
  • Aquila优化算法(基本原理+matlab源代码)—— 基于Aquila Optimizer原始论文分析
    Matlab源代码位于:AquilaOptimizer:Ameta-heuristicoptimizationalgorithm-FileExchange-MATLABCentral(mathworks.cn)1Aquila优化算法AO是一种基于种群优化方法,受启发于Aquila捕获猎物的方式。Aquila捕获猎物的方式主要有四种:(1)有垂直弯曲的高空翱翔(2)用短滑翔攻......
  • siebel server 启动时报Cleaning up previous execution of【转】
    恢复sibel某个环境整个SIEBELschema数据后,再启动sibelserver时,有时会hang死掉,也不生成任何日志,解决:这种情况往往需要reboot这台siebelserver所在的服务器,再启动siebelserver一般就能正常起来了。起来的提示信息中会多一句提示:cleaninguppreviousexecutionof.....,如下:[s......
  • 基于FPGA的秒表计时系统设计--第一版--郝旭帅电子设计团队
    欢迎各位朋友关注“郝旭帅电子设计团队”,本篇为各位朋友介绍基于FPGA的秒表计时系统设计--第一版--郝旭帅电子设计团队。 功能说明:  1.利用六个数码管显示。 2.以10ms为精度显示 3.以秒为单位进行显示 4.记录最大为999.99 5.第一个数码管在运行时不显示......
  • SciTech-Mathematics-Probability+Statistics-Dot products, cosine similarity, text
    Dotproducts,cosinesimilarity,textvectorshttps://dev.to/sayemmh/dot-products-cosine-similarity-text-vectors-2lo4SayemHoque,PostedonOct20,2022Dotproducts,cosinesimilarity,textvectorsCosinesimilarityisameasurebetweentwosingledimen......
  • [米联客-安路飞龙DR1-FPSOC] FPGA基础篇连载-02使用安路TD开发工具创建FPGA工程
    软件版本:Anlogic-TD5.9.1-DR1_ES1.1操作系统:WIN1064bit硬件平台:适用安路(Anlogic)FPGA实验平台:米联客-MLK-L1-CZ06-DR1M90G开发板板卡获取平台:https://milianke.tmall.com/登录"米联客"FPGA社区http://www.uisrc.com视频课程、答疑解惑!1概述本实验以FPGA芯片DR1M9......
  • FPGA DNA 获取
    FPGADNADNA是FPGA芯片的唯一标识,FPGA都有一个独特的ID,也就是DeviceDNA,这个ID相当于我们的身份证,在FPGA芯片生产的时候就已经固定在芯片的eFuse寄存器中,具有不可修改的属性。在xilinx7series和7series以前,ID都是57bit的,但是在Xilinx的Ultraslace架构......
  • KU FPGA FLASH boot失败debug
    原因新板子回来后,测试flash烧录正常,但是无法BOOT,此时SPI设置为X4模式,使用内部时钟,速度90M。烧录过程不报错,校验也正常。FLASH理论支持最大速度108M,90M应该还好。另外板卡预留了EMCCLK外部时钟模式,速率100M也不可行。此时约束如下:set_propertyCONFIG_VOLTAGE3.3[curre......
  • 服务启动报错: [ main] c.a.n.c.config.http.ServerHttpAgent : no available server
    场景:一个服务,注册中心使用nacos 服务启动时报错:2024-07-1913:11:17.466ERROR32188---[main]c.a.n.c.config.http.ServerHttpAgent:[NACOSSocketTimeoutExceptionhttpGet]currentServerAddr:http://localhost:8848,err:connecttimedout2024-07-1913:11:18.......