Clocking Wizard IP使用

简介

本章节主要针对XILINX 的PLL IP做详细介绍，并通过AXI Lite总线对时钟在线配置。

VIVADO界面选择clocking wizard IP具体介绍如下：

PLL IP介绍

clocking option界面

1、MMCM和PLL选择；

        （1）PLL：为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取数据 等。PLL 用于振荡器中的反馈技术。

        （2）MMCM（混合模式时钟管理）：是基于 PLL 的新型混合模式时钟管理器，实现了最低的抖动和抖 动滤波，为高性能的 FPGA 设计提供更高性能的时钟管理功能。

        （3）MMCM 是一个 PLL 上加入 DCM 的一部分以进行精细的相移，也就是说 MMCM 在 PLL 的基础 上加上了相位动态调整功能，又因为 PLL 是模拟电路，而动态调相是数字电路，所以 MMCM 被称为混合 模式，MMCM 相对 PLL 的优势就是相位可以动态调整，但 PLL 占用的面积更小，而在大部分的设计当中 大家使用 MMCM 或者 PLL 来对系统时钟进行分频、倍频和相位偏移都是完全可以的。

        例如在GTP的使用中，时钟接口只能使用MMCM来驱动，而PLL会报错；

2、通过AXI总线可在线更改时钟输出频率、相位、占空比等；

3、选用的是AXI接口驱动；

4、支持相位和占空比设置。

始终设置如下：

        第一列“Input Clock（输入时钟）”中 Primary（主要，即主时钟）是必要的，Secondary（次要，即副 时钟）是可选是否使用的，若使用了副时钟则会引入一个时钟选择信号（clk_in_sel），需要注意的是主副时 钟不是同时生效的，我们可以通过控制 clk_in_sel 的高低电平来选择使用哪一个时钟，当 clk_in_sel 为 1 时 选择主时钟，当 clk_in_sel 为 0 时选择副时钟。这里我们只需要用到一个输入时钟，所以保持默认不启用副时钟。

        第二列“Port Name（端口名称）”可以对输入时钟的端口进行命名，这里我们可以保持默认的命名。

        第三列“lnput Frequency(输入频率)”可以设置输入信号的时钟频率，单位为 MHz，主时钟可配置的输 入时钟范围（19MHz~800MHz）可以在其后面的方块中进行查看；副时钟可配置的时钟输入范围会随着主 时钟的频率而有所改变，具体范围同样可以在其后面的方块中进行查看，这里我们选用输入时钟为50MHz。

        第四列“Jitter Options（抖动选项）”有 UI(百分比)和 PS（皮秒）两种表示单位可选。

        第五列“lnput Jitter（输入抖动）”为设置时钟上升沿和下降沿的时间，例如输入时钟为 50MHz，Jitter Options 选择 UI，lnput Jitter 输入 0.01，择上升沿和下降沿的时间不超过 0.2ns（20ns*1%），若此时将 UI 改 为 PS，则 0.01 会自动变成 200（0.2ns=200ps）。

        第六列“Source（来源）”中有四种选项：

        1、“Single ended clock capable pin（支持单端时钟引脚）”，当输入的时钟来自于单端时钟引脚时，需 要选择这个。因为本次实验的系统时钟就是由晶振产生并通过单端时钟引脚接入的，所以这里我们选择 “Single ended clock capable pin”。

         2、“Differential clock capable pin（支持差分时钟引脚）”，当输入的时钟来自于差分时钟引脚时，需 要选择这个。

        3、“Global buffer（全局缓冲器）”，输入时钟只要在全局时钟网络上，就需要选择这个。例如前一个 PLL IP 核的输出