8.3.2 PLL中的抖动与相位噪声
在PLL中有若干种抖动源，具体来说包括：
- 输入参考的抖动\(\phi_{in}\)
- VCO中的抖动
- 环路滤波器产生的噪声
- 分频器产生的噪声
由于任何实际PLL中的抖动都相对较小，因此分析其在环路中和环路内的传播可以使用线性小信号模型。上面列出的噪声源出现在环路的不同点处，如下图中的线性模型框图所示。为了使该图具有通用性，鉴相器和环路滤波器中的所有噪声，必须由单输出参考噪声电压\(v_n\)建模，分频器引入的额外抖动用\(\phi_n\)建模。下图中还标有所有随机信号的功率谱密度：噪声频谱密度\(V_n\)和相位噪声频谱\(S_{\phi,in}\)，\(S_{\phi,n}\)，\(S_{\phi,osc}\)和\(S_{\phi}\)。每个噪声源对PLL输出相位噪声的贡献由不同的响应滤除。
-
输入相位噪声与分频器相位噪声：
输入参考相位噪声和分频器相位噪声都出现在输入端，因此由PLL的抖动传递函数滤除：
\[H(s)=\frac{K_{pd}K_{lp}K_{osc}H_{lp}(s)/s}{1+L(s)} \tag{8.3.38} \]其中 PLL 的开环增益\(L(s)\)由 \((8.1.30)\) 给出。对于二阶PLL的特殊情况（\(H_{lp}(s)\)为一阶低通滤波器，即\((8.1.24)\)）：
\[L(s)=\frac{\omega_{pll}^2}{s^2}(1+\frac{s}{\omega_z}) \tag{8.3.39} \]因此\((8.3.38)\)变成：
\[H(s)=\frac{\phi(s)}{\phi_{in}(s)}=\frac{N(1+s/\omega_z)}{1+s/\omega_{z}+s^2/\omega_{pll}^2} \tag{8.3.40} \]此处\(\omega_{pll}=\sqrt{K_{pd}K_{lp}K_{osc}/N}\)。
由于环路滤波器\(H_{lp}(s)\)是低通的，因此\(H(s)\)也将是低通的。直流增益\(N\)的产生是因为输出频率比输入频率高\(N\)倍。因此，在输入端的相位偏差\(\Delta \phi_{in}\)在输出端被完美跟踪变为\(N\Delta \phi_{in}\)。输入时钟时序的任何缓慢变化都将忠实地再现在输出中——正是人们对锁相系统的期望。然而，如果输入时钟相位的非常快速的变化，即超出PLL闭环带宽的变化，那么就不会被跟踪。相反，它们被\(|H(f)|^2\)低通衰减。
-
VCO相位噪声：
VCO相位噪声由高通响应滤波，该响应直接从上图中信号流获得：
\[H_{osc}(s)=\frac{1}{1+L(s)} \tag{8.3.41} \]在高频下\(|L(f)|^2\approx0\)，VCO相位噪声在输出端保持不变，\(H_{osc}(s)\approx 1\)。然而，在低频率环路增益较大，VCO相位噪声衰减。乍一看，这似乎很奇怪，VCO固有的相位噪声在在PLL中时会以某种方式消失。
PLL检测VCO输出相位的变化，并调整输入\(V_{cntl}\)以抵消这些变化以保持输出相位锁定到输入端。因此，VCO相位的缓慢自然变化是完全被环路消除。另一方面，环路无法响应非常快的变化，这在\(S_{\phi,osc}(f)\)和\(S_{\phi}(f)\)的高频部分都会出现。
例题1：
具有相位噪声\(S_{\phi,vco}(f)=h_2/f^2\)的VCO被置于理想的二阶PLL内。输出端产生的相位噪声为？
解答：
对于二阶PLL，开环增益\(L(s)\)为\((8.3.39)\)。代入\((8.3.41)\)得到VCO相位噪声到PLL输出的传输函数：
\[H_{osc}(s)=\frac{s^2}{s^2+(\omega_{pll}/Q)s+\omega_{pll}^2} \tag{8.3.42} \]其中\(Q=\omega_z/\omega_{pll}\)。输出相位噪声为：
\[S_{\phi}(f)=S_{\phi,osc}(f)|H_{osc}(f)|^2=\frac{h_2f^2}{f^2+(\omega_{pll}/2\pi Q)f+\omega_{pll}^2/4\pi^2} \tag{8.3.43} \]这是一个带通频谱，峰值在\(\omega_{pll}\)附近。如果将\((8.3.43)\)代入\((8.3.10)\)，积分上限近似为无穷大（ \(1/2T_0\approx \infin\)），得到绝对抖动的非常简单的表达式：
\[\sigma_{\tau}^2=\frac{h_2QT_0^2}{2\omega_{pll}} \tag{8.3.44} \]此表达式表明 PLL 环路带宽（近似等于\(\omega_{pll}\)/Q）应尽可能大以尽量减小VCO相位噪声对PLL输出抖动的影响。
-
环路滤波器噪声：
观察上图，环路滤波器噪声\(V_n\)通过下面的响应滤波：
\[H_n(s)=\frac{K_{osc}/s}{1+L(s)} \tag{8.3.45} \]在高频下，由于低通\(H_{lp}\)，\(H_n\approx K_{osc}/s\approx 0\)。在低频下，\(H_{n}(s)\approx N/K_{pd}K_{lp}H_{lp}(s)\)。通常，鉴相器和环路滤波器的组合\(K_{pd}K_{lp}H_{lp}(s)\)在直流时具有非常高的增益，以确保输入和输出的锁相处于稳态精确锁相，所以\(H_n\)在直流时也非常小。例如，在理想的电荷泵环路滤波器\(H_{lp}\)的情况下在直流处有一个极点，因此\(H_n(0)=0\)。因此，环路滤波器中引入的噪声在输出相位噪声中出现带通滤波。
典型的 PLL 响应\(|H(f)|\)，\(|H_{osc}(f)|\)和\(|H_n(f)|\)如下图所示：
PLL环路带宽设置了截止频率，低于该频率VCO相位噪声衰减，高于该截止频率，输入基准（和分频器）相位噪声衰减。
例题2：
考虑之前章节中设计的电荷泵 PLL，并考虑其使用上一章例题中的 VCO，\(N=75\)。假设 \(20MHz\) PLL 输入的相位噪声建模公式为\((8.2.9)\)，\(h_0=8\cdot 10^{-16}rad^2/Hz\)，\(h_2=7\cdot 10^{-11}rad^2\cdot Hz\)，\(h_3\approx 0\)。基准输入、环路滤波电阻和 VCO引发的PLL输出的相位噪声是多少？
解答：
参考输入对PLL输出相位噪声的贡献由下式给出：
\[S_{\phi,in}(f)=(8\cdot 10^{-16}+\frac{7\cdot10^{-11}}{f^2})rad^2/Hz \tag{8.3.46} \]被\(|H(f)|^2\)滤波。如果忽略\(C_2\)，\(H(s)\)由\((8.3.40)\)给出，选定\(\omega_{pll}\)和\(\omega_z\)分别为\(2\pi \cdot 800kHz\)与\(2\pi \cdot 400kHz\)。
环路滤波电阻\(R\)在控制电压节点\(V_{cntl}\)处产生热噪声。其噪声频谱密度可以通过对下图的噪声电路分析来确定，从而得到：
\[V_{n}^2(f)=4kTR(\frac{C_{eq}}{C_2})^2(\frac{1}{1+f^2R^2C_{eq}^2}) \tag{8.3.47} \]
其中\(C_{eq}=C_1C_2/(C_1+C_2)\)。保持二阶模型，噪声被带通滤波：
\[H_n(s)=\frac{K_{osc}}{s^2+(\omega_{pll}/Q)s+\omega_{pll}^2} \tag{8.3.48} \]其中令\(Q=0.5\)。
最后，VCO噪声被\((8.2.14)\)建模，被\(|H_{osc}(f)|^2\)滤波，\(H_{osc}\)为\((8.3.42)\)。
最后总的输出噪声为：
\[S_{\phi}(f)=S_{\phi,in}(f)|H(f)|^2+V_{n}^2(f)|H_{n}(f)|^2+S_{\phi,osc}(f)|H_{osc}(f)|^2 \tag{8.3.49} \]
下图显示了三个噪声贡献源及其总和的图。请注意，在低频下，总输出相位噪声等于输入参考相位噪声，因为其他噪声源被PLL滤波。同样，在高频下，只有VCO相位噪声有贡献。在这个例子中，环路滤波器中的热噪声在总输出相位噪声中起着微不足道的作用，这是典型的结果。PLL输出的抖动将由高频VCO噪声主导，其频率范围比相位噪声谱的输入主导部分要宽得多，因此对相位噪声的贡献要大得多（从\((8.3.10)\)的积分中可以知道频率范围的影响）。
