首页 > 其他分享 >[HBM] HBM TSV (Through Silicon Via) 结构与工艺

[HBM] HBM TSV (Through Silicon Via) 结构与工艺

时间:2024-06-30 22:31:47浏览次数:31  
标签:HBM Via 芯片 制程 Silicon 刻蚀 TSV RDL

依公知及经验整理,原创保护,禁止转载。

专栏 《深入理解DDR

全文 3300 字。

1 概念

1.1 什么是HBM TSV

使用 TSV 堆叠多个DDR DRAM成为一块HBM, 成倍提高了存储器位宽, 一条位宽相当于高速公路的一条车道, 车道越多, 在相同的车速下, 传输运输量自然越大。

1.2 TSV优点

(1) 高密度
减少了横向面积,在小尺寸的消费电子产品领域有优势, 提高系统集成度,在有限的空间集成更多芯片。

(2)提高电信号质量
相对于引线的方式,TSV的互连距离短,信号质量更好

(3)显著提升了存储器处理速度

(4)功耗也降低了。

1.3 TSV缺点

(1) 设计和实现复杂
(2)增加了测试成本

2 TSV技术

为了更快理解TSV封装,我们先比较下传统的引线键合和TSV的区别。

2.1 引线键合 vs TSV

在这里插入图片描述图: 引线键合 (来源: SK 海力士)
使用细线将芯片连接在电路板
在这里插入图片描述图: TSV 连接 (来源: SK 海力士)
在芯片上钻几百个孔, 电极直接穿透硅层,减少面积。

2.2 TSV 结构

TSV 示意图
在这里插入图片描述DRAM层与层之间是通过 TSV 即所谓 硅通孔来完成,PHY通过中间介质层和 GPU/CPU/Soc通信。

HBM TSV技术的关键是使用硅穿越孔连接多个芯片层。每个芯片层由一系列DRAM芯片组成,而这些层叠在一起,形成一个整体。硅穿越孔允许在不同芯片层之间进行数据传输,并且通过垂直连接提供了高带宽和低延迟的内存访问。

在这里插入图片描述图. TSV 实物图
中间柱子就是 TSV.

在这里插入图片描述图: TSV 截面图
看可截面图,从外到里分别是:
insulation layer: 绝缘层
Barrier layer: 阻挡层
Seed layer: 种子层,主要Cu, 铜, 这是TSV 主体。

2.3 TSV 分类(时间)

在这里插入图片描述图片来源: Cadence楷登PCB及封装资源中心

根据 TSV 在TVS 在制造哪个环节做,分为三种工艺:
Via First: 先做 TSV, 再做有源器件和互连
Via Middle: 先做有源器件, 再做 TSV, 最后做互连
Via Last:先做有源器件和互连, 再做 TSV

2.4 TSV 工艺流程

TSV 制造流程可以分为三大部分 [来源]:

  • TSV孔的制造、
  • 正面制程-大马士革工艺
  • 背面制程-露铜刻蚀和RDL制程。

TSV制造流程包括以下步骤:

    1. TSV刻蚀:使用深反应离子刻蚀(DRIE)技术来制造TSV孔。
    1. 刻蚀后清洗:采用湿法清洗方法对深孔进行清洗。
    1. TSV线层:使用等离子增强化学气相沉积(PECVD)技术沉积二氧化硅保护层,以形成介电层。
    1. TSV障碍层/种子层沉积:采用物理气相沉积(PVD)技术,制造金属扩散障碍层和种子层。
    1. 铜填充:采用铜/钨电镀技术对孔进行填充。
    1. 铜退火:对电镀后的铜进行退火处理,提高铜的电迁移可靠性,并降低电阻率约20%。

正面制程-大马士革工艺

    1. 孔刻蚀、
    1. 刻蚀后清洗、
    1. TVS 阻挡层 / 种子层沉积、
    1. 电镀和化学机械抛光。

背面制程-露铜刻蚀和RDL制程包括以下步骤:

    1. 键合:进行临时键合。
    1. 薄片减厚:对薄片进行减薄处理。
    1. 露铜刻蚀:采用干法刻蚀的方式将TSV的铜柱露出(通过BFRBVR工艺)。
    1. 刻蚀后清洗:使用湿法清洗方法进行清洗。
    1. 钝化:采用PECVD技术对TSV表面进行钝化处理。
    1. SiO2化学机械抛光:去除铜柱上的氮化硅,从而为RDL准备。
    1. RDL制程:包括去胶、RDL物理气相沉积、光刻和金属阻挡层物理气相沉积等步骤。`

参考

1https://pdf.dfcfw.com/pdf/H3_AP202403041625382250_1.pdf?1709568943000.pdf
2内存那些事儿----HBM和GPU算力
33D堆叠技术与TSV工艺
4高端封装技术:攻克存储器系统性能和容量限制

在这里插入图片描述

免责声明

一. 本博客及动态出现的信息,均仅供参考。本人将尽力以求所提供信息的准确性及可靠性,但不保证有关资料的准确性及可靠性。本人对有关资料所引致的错误、不确或遗漏,概不负任何法律责任(包括侵权责任、合同责任和其它责任)。

二. 任何透过本博客及动态的网页或链接及得到的资讯、产品及服务,本人概不负责,亦不负任何法律责任。

三. 本博客及动态使用的信息,网页或链接(图片)可能由于本人疏忽未标明作者和出处,如有侵权,请立即与本人取得联系。

四. 本博客及动态支持保护知识产权,任何单位或个人认为本博客及动态中的网页或链接内容可能涉嫌侵犯其知识产权,应该及时向本人提出,并提供侵权情况证明。本人会依法尽快删除相关内容或断开相关链接。

五. 本博客内容仅供学习交流,禁止商用。

六. 阅读并使用本博客及动态包括其提供的网页链接及资源时,即代表您已阅读并同意本免责声明的全部内容。如有异议,请立刻关闭本网页并屏蔽本人动态并停止使用。

标签:HBM,Via,芯片,制程,Silicon,刻蚀,TSV,RDL
From: https://blog.csdn.net/vagrant0407/article/details/140081460

相关文章