通过cpu动态模型的事例,得出累加寄存器的值被自动加2,为执行下一条指令做准备。当上一条指令执行完毕以后,CPU开始下一个指令周期的执行。整个取指过程使用一个机器周期,可以简化表示为:PC=〉AR=〉ABus =〉Memery =〉 DBus =〉DR =〉IR,PC+2。微机系统的存储体系,按照访问速度划分为寄存器、高速缓冲存储器、存储器(主存储器或内存)、外存储器(外存或辅存)。高速缓冲存储器和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。动态随机读写存储器采用一个MOS管以及制作该管时产生的一个寄生电容保存一位二进制位,在集成度相同的情况下,动态随机读写存储器的存储容量是静态随机读写存储器容量的六倍。计算机通过输入输出设备与外界进行数据交换。其中I/O接口的功能就是完成数据、地址和控制三总线的转换和连接。I/O接口编址有统一编址方式(存储器映射方式)和独立编址方式(特殊I/O指令方式),他们都有优缺点。其中中断请求是CPU在程序中安排好在某一时刻启动某一台外设,然后CPU继续执行原来程序,一旦外设完成数据传送的准备工作时,便主动向CPU发出一个中断请求,CPU暂时中止正在执行的程序。大体上可以把中断全过程分为5个阶段:即中断请求、中断判优、中断响应、中断处理和中断返回。
标签:编址,操作系统,中断,存储器,中断请求,CPU,高速缓冲存储器 From: https://www.cnblogs.com/Teng-123456/p/18170755