首页 > 其他分享 >产品推荐 | 中科亿海微推出亿迅®A8000金融FPGA加速卡

产品推荐 | 中科亿海微推出亿迅®A8000金融FPGA加速卡

时间:2024-04-02 14:58:05浏览次数:23  
标签:散热 FPGA A8000 支持 亿海微 亿迅 板卡

01、产品概述

亿迅®A8000金融加速卡,是中科亿海微联合金融证券领域的战略合作伙伴北京睿智融科,将可编程逻辑芯片与金融行业深度结合,通过可编程逻辑芯片对交易行情加速解码,实现低至纳秒级的解码引擎,端到端的处理时延降低到百纳秒级别,为证券、期货、基金、私募等机构用户提供高性能、低延时的金融交易整体解决方案。

02、产品特性

● 支持上交所/深交所的股票、债券、基金、逆回购等行情业务

● 支持多路数据分发,多路优选

● 支持原始数据镜像转发

● 支持指数快照、行情快照、逐笔委托、逐笔成交信息解析及市场总览

● 支持用户配置数据源接口

● 支持还原千档盘口数据

03、核心优势

● FPGA穿透延迟:<150ns

● 端到端全链路延时:<1.3us

● 千档还原延迟:<2us

● 时延零抖动

04、产品规格

处理器

FPGA混合并行计算架构

内存

板卡配有 2 个独立双列 16GB DDR4

闪存

1Gb, 1.8V, SPI Flash

PCIe接口

PCIe Gen3.0×16

高速网络

2×QSFP28:兼容2×100GE / 2×40GE / 8×25GE

USB端口

Type-C USB,访问FPGA JTAG和FPGA UART

板卡供电

PCIE插槽12V@75W供电+外部Aux供电12V@150W

板卡散热

主动散热版和被动散热版

智能BMC

支持板卡信息读取(温度,功耗),支持读取板卡PN、SN等信息,支持在线升级程序

产品功能

支持上交所/深交所的股票、债券、基金、逆回购等行情业务

05、可选版本

亿迅 A8000(主动散热版)

亿迅 A8000(被动散热版)

来源:中科亿海微

标签:散热,FPGA,A8000,支持,亿海微,亿迅,板卡
From: https://blog.csdn.net/dpwkj/article/details/137240382

相关文章

  • CRC校验方法和FPGA实现
    参考:【科普向】谁都能看懂的CRC(循环冗余校验)原理_crc循环冗余校验原理-CSDN博客CRC校验原理和推导过程及Verilog实现(一文讲透)_crcverilog-CSDN博客介绍两个CRC源码生成工具,可生成Verilog和VHDL-niosII爱好者-博客园(cnblogs.com)GeneratorforCRCHDLcode(bues.ch)......
  • 基于EP4CE6F17C8的FPGA数码管时钟显示实例
    一、电路模块本例的电路模块与“基于EP4CE6F17C8的FPGA数码管动态显示实例”中的完全一样,此处就不再给出了。二、实验代码本例使用6个数码管显示时钟的时、分、秒,时与分之间及分与秒之间通过小数点来分隔,代码使用Verilog编写,采用例化的形式,使用了两种方式来实现。第一种方式,共......
  • FPGA入门笔记010——UART串口接收模块设计
    1、串口接收模块原理​当对于数据线Rs232_Rx上的每一位进行采样时,一般情况下认为每一位数据的中间点是最稳定的。因此一般应用中,采集中间时刻时的电平即认为是此位数据的电平,如图1所示。图1——串口接收时序图(图中BPS_CLK为采样时钟)​但是在实际工业应......
  • FPGA时序约束实战
    改编自8FPGA时序约束实战篇之主时钟约束_checktimingnoclock 以Vivado自带的wave_gen工程为例,该工程的各个模块功能较为明确,如下图所示。为了引入异步时钟域,我们在此程序上由增加了另一个时钟–clkin2,该时钟产生脉冲信号pulse,samp_gen中在pulse为高时才产生信号。下面我......
  • 实测52.4MB/s!全国产ARM+FPGA的CSI通信案例分享!
    CSI总线介绍与优势CSI(CMOSsensorparallelinterfaces)总线是一种用于连接图像传感器和处理器的并行通信接口,应用于工业自动化、能源电力、智慧医疗等领域,CSI总线接口示意图如下所示(以全志科技T3处理器的CSI0为例)。  图1高带宽:CSI总线支持高速数据传输,可以满足多通道高速......
  • FPGA原语
    ODDR代表的是双数据速率输出寄存器(OutputDoubleDataRateRegister)。这种原语用于在一个时钟周期内产生两个数据输出,通常用于高速数据传输和时钟数据恢复等应用。在以下示例VHDL代码中,ODDR原语被用来生成一个双数据速率的输出信号ad9653_1clk。ad1_clk:ODDRgenericmap(......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(八)ARM+FPGA的优势,PS控制PL产生需要的PWM波(基于AXI
    上一节我们观察了AXI总线的信号,了解了基于AXI总线读写的时序,这一节我们继续探索基于AXI总线的设计,来看一看ZYNQ系列开发板的独特优势,PS可以控制PL产生定制化的行为,而不需要去动硬件代码。这次实验是产生频率和占空比可调的PWM(PulseWidthModulation)信号,调用8次,产生8路PWM......
  • 基于FPGA实现的自适应三速以太网
    一、三速以太网千兆以太网PHY芯片是适配百兆和十兆的,十兆就不管了,我们的设计只适应千兆和百兆。根据上图,我们是可以获取当前主机网口的速率信息的。always@(posedgew_rxc_bufr)beginif(w_rec_valid=='d0)beginro_speed<=w_rec_data[2:1];......
  • FPGA学习DDR篇—MIG IP核使用
    文章目录一、MIGIP核配置详解1、第一页2、第二页3、第三页4、第四页5、第五页6、第六页7、第七页8、第八页9、第九页10、第十页二、MIG仿真一、MIGIP核配置详解1、第一页2、第二页3、第三页类型选择DDR34、第四页ClockPeriod:DDR3芯片运行的时钟速率,该数......
  • FPGA与以太网:概念知识
    参考:以太网详解(一)-MAC/PHY/MII/RMII/GMII/RGMII基本介绍-CSDN博客OSI七层模型、TCP/IP四层模型(超详细!!!!!)-CSDN博客TCP/IPLWIPFPGA笔记_rltcpnet和lwip-CSDN博客达芬奇Pro的以太网PHY芯片型号是YT8531(底板);TCP/IP四层模型TCP/IP(TransmissionControlProtocol/InternetProt......