参考：
以太网详解（一）-MAC/PHY/MII/RMII/GMII/RGMII基本介绍-CSDN博客
OSI七层模型、TCP/IP四层模型（超详细！！！！！）-CSDN博客
TCP/IP LWIP FPGA 笔记_rltcpnet和lwip-CSDN博客
达芬奇Pro的以太网 PHY 芯片型号是YT8531（底板）；
TCP/IP四层模型
TCP/IP（Transmission Control Protocol/Internet Protocol，传输控制协议/网际协议）
是指能够在多个不同网络间实现信息传输的协议簇。
TCP/IP协议不仅仅指的是TCP 和IP两个协议，而是指一个由FTP、SMTP、TCP、UDP、IP等协议构成的协议簇，
只是因为在TCP/IP协议中TCP协议和IP协议最具代表性，所以被称为TCP/IP协议
TCP/IP是在网络的使用中的最基本的通信协议。
TCP/IP传输协议对互联网中各部分进行通信的标准和方法进行了规定。
TCP/IP传输协议是保证网络数据信息及时、完整传输的两个重要的协议。
TCP/IP传输协议是严格来说是一个四层的体系结构，应用层、传输层、网络层和数据链路层都包含其中。
LWIP
LWIP 是瑞典计算机科学院(SICS)的 Adam Dunkels 等开发的一个小型开源的 TCP/IP 协议栈，
是 TCP/IP 的一种实现方式。
LWIP 是轻量级 IP 协议，有无操作系统的支持都可以运行。
LWIP 实现的重点是在保持 TCP协议主要功能的基础上减少对 RAM的占用，
它只需十几KB的RAM和40K左右的ROM就可以运行，
这使 LWIP 协议栈适合在低端的嵌入式系统中使用。
关于 LWIP 的详细信息大家可以去 http://savannah.nongnu.org/projects/lwip/这个网站去查阅。
MAC和PHY结构
从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意：
上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，
由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，
将MAC集成进CPU而将PHY留在片外，这种结构是最常见的。
下图是网络接口内部结构图，虚框表示CPU，MAC集成在CPU中，PHY芯片通过MII接口与CPU上的MAC连接:
MAC
MAC(Media Access Control) 即媒体访问控制层协议。
MAC由硬件控制器及MAC通信协议构成。
该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC硬件框图如下图所示：
在发送数据的时候，MAC协议可以事先判断是否可以发送数据，
如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；（Packet）
在接收数据的时候，MAC协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至LLC(逻辑链路控制)层。
该层协议是以太网MAC由IEEE-802. 3以太网标准定义。一般以太网MAC芯片的一端连接PCI总线，另一端连接PHY芯片上通过MII接口连接。
PHY
PHY（Physical Layer）是IEEE802.3中定义的一个标准模块，
STA（Station Management Entity，管理实体，一般为MAC或CPU）通过MIIM（MII Manage Interface）
对PHY的行为、状态进行管理和控制，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。
PHY的基本结构如下图：
PHY在发送数据的时候,收到MAC过来的数据(对PHY来说,没有帧的概念,对它来说,都是数据）
然后把并行数据转化为串行流数据,再按照物理层的编码规则把数据编码,再变为模拟信号把数据送出去，收数据时的流程反之。
PHY还有个重要的功能就是实现CSMA/CD的部分功能，
它可以检测到网络上是否有数据在传送,如果有数据在传送中就等待,
一旦检测到网络空闲,再等待一个随机时间后将送数据出去.
如果两个碰巧同时送出了数据,那样必将造成冲突,这时候冲突检测机构可以检测到冲突,
然后各等待一个随机的时间重新发送数据。
PHY寄存器的地址空间为5位，
从0到31最多可以定义32个寄存器
（随着芯片功能不断增加，很多PHY芯片采用分页技术来扩展地址空间以定义更多的寄存器），
IEEE802.3定义了地址为0-15这16个寄存器的功能，地址16-31的寄存器留给芯片制造商自由定义，如下表所示：
MII
MII（Media Independent interface）即介质无关接口，它是IEEE-802.3定义的行业标准，
是MAC与PHY之间的接口。MII数据接口包含16个信号和2个管理接口信号，如下图所示：
信号定义如下：
MAC 通过MIIM 接口读取PHY 状态寄存器以得知目前PHY 的状态。
例如连接速度、双工的能力等。
也可以通过 MIIM设置PHY的寄存器达到控制的目的。
例如流控的打开关闭、自协商模式还是强制模式等。
MII以4位半字节方式传送数据双向传输，时钟速率25MHz。（4x25）
其工作速率可达100Mb/s。当时钟频率为2.5MHz时，对应速率为10Mb/s。
MII接口虽然很灵活但由于信号线太多限制多接口网口的发展，后续又衍生出RMII，SMII等。
RMII
RMII(Reduced Media Independant Interface),精简MII接口，
节省了一半的数据线。
RMII收发使用2位数据进行传输，收发时钟均采用50MHz时钟源。信号定义如下：
其中CRS_DV是MII中RX_DV和CRS两个信号的合并，当物理层接收到载波信号后CRS_DV变得有效，将数据发送给RXD。
当载波信号消失后，CRS_DV会变为无效。
在100M以太网速率中，MAC层每个时钟采样一次RXD[1:0]上的数据，在10M以太网速率中，MAC层每10个时钟采样一次RXD[1:0]上的数据，此时物理层接收的每个数据会在RXD[1:0]保留10个时钟。
SMII
SMII（Serial Media Independant Interface）,串行MII接口。
它包括TXD,RXD,SYNC三个信号线，共用一个时钟信号，此时钟信号是125MHz,信号线与此时钟同步。
信号定义如下：
从波形可以看出，SYNC变高后的10个时钟周期内，TXD依次输出一组10bit的数据即TX_ER,TX_EN,TXD[0:7]，
这些控制信息和MII接口含义相同。
在100M速率中，每一组的内容都是变换的，在10M速率中，每一组数据需要重复10次，采样任一一组都可以。
GMII
GMII（Gigabit Media Independant Interface），千兆MII接口。
GMII采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。（8x125）SDR工作模式；
同时兼容MII所规定的10/100 Mbps工作方式。
GMII接口数据结构符合IEEE以太网标准，该接口定义见IEEE 802.3-2000。
信号定义如下：
RGMII
RGMII(Reduced Gigabit Media Independant Interface),精简GMII接口。
相对于GMII相比，RGMII具有如下特征：
发送/接收数据线由8条改为4条 TX_ER和TX_EN复用，通过TX_CTL传送 RX_ER与RX_DV复用，通过RX_CTL传送 1 Gbit/s速率下，时钟频率为125MHz 100 Mbit/s速率下，时钟频率为25MHz 10 Mbit/s速率下，时钟频率为2.5MHz
信号定义如下：
虽然RGMII信号线减半，
但TXC/RXC时钟仍为125Mhz，
为了达到1000Mbit的传输速率，
TXD/RXD信号线使用DDR工作模式：
在时钟上升沿发送接收GMII接口中的TXD[3:0]/RXD[3:0]，
在时钟下降沿发送接收TXD[7:4]/RXD[7:4],
并且信号TX_CTL反应了TX_EN和TX_ER状态，
即在TXC上升沿发送TX_EN,下降沿发送TX_ER，
同样的道理试用于RX_CTL，下图为发送接收的时序：
标签：MII,FPGA,IP,知识,PHY,TCP,MAC,接口,以太网 From： https://www.cnblogs.com/VerweileDoch/p/18098759