首页 > 其他分享 >AXI Channel

AXI Channel

时间:2024-01-11 13:34:22浏览次数:23  
标签:read 读数据 write Channel AXI channel

AXI Channel

  • axi与ahb不同就是分为不同的channel
  • write address channel - 表明一个transaction基本的属性,包含本次传输的地址\类型\大小(多少字节)\包含几次transfer
  • write data channel - 需要有wdata\字节选通(比如128bit,有多少个字节有效)
  • write response - slave接收到数据之后,对数据进行处理,更新memory,需要返回response,表示操作是否完成,是否出现错误
  • read address channel - 读地址\传输类型\每笔读数据大小\包含几笔数据
  • read Data channel - 每笔读数据回来之后,需要有对错的指示,表示读取的每笔数据是不是正确的;master收到错误的读数据之后,决定是否丢弃掉所有的数据或者是只将正确的数据进行寄存
  • axi有5个channel,将读写通道进行分离,读写可以同时进行
  • ahb协议,读写是在一个channel中进行的

Main AXI Feature

  • read/write channels分离
  • Multiple outstanding address

标签:read,读数据,write,Channel,AXI,channel
From: https://www.cnblogs.com/Icer-newer/p/17957802

相关文章

  • #星计划# 在OpenHarmony上使用网络组件axios与Spring Boot进行前后端交互
    在OpenHarmony上使用网络组件axios与SpringBoot进行前后端交互#jitoa#此博客由金陵科技学院-开放原子开源社李俊杰编写仓库地址:axiosTest·AtomGit_开放原子开源基金会代码托管平台结果演示:在OpenHarmony上使用网络组件axios与SpringBoot进行前后端交互_哔哩哔哩_bilib......
  • AXI-STREAM简介
    AXI-STREAM简介概念AXI-Stream总线是一种高效、简单的数据传输协议,主要用于高吞吐量的数据流传输场景。相比于传统的AXI总线,AXI-Stream总线更加简单和轻量级,它通过无需地址的方式,将数据从一个模块传输到另一个模块,适用于需要高速数据传输的应用场景。部分术语Transfer:基于TVA......
  • Vue axios 拦截器
    正常情况下打开浏览器前端页面向后端发起请求使用的是axios,无论是原生的axios还是自己封装的axios都看成是axios。发起请求之后后端去数据库里面拿数据,然后返回给前端。发起请求的地方是axios,并且你能够封装这个axios,那么你就可以添加拦截器。请求拦截器就是你在发起请求的时候应该......
  • Go 原生 Channel 有这么多坑?应该如何避免?
    ch:=make(chaninterface{},1024)funcproduce(iteminterface{}){ch<-item}funcconsume(){foritem:=rangech{//异步消费gofunc(){_=item//processingitem}()}}仓库地址:https://github.com/by......
  • 一个报错深刻理解axios传参和mock拦截(外加正则表达式)
    前言:事情是这样的,在使用axios二次封装和mock进行拦截的时候,不是参数传递方式不正确就是找不到后端接口,为此我茶不思饭不想把axios和mock好好看了一遍,最后除了这些问题,发现是输在了正则表达式上面,找出错误的时候自己都懵了axioa传参问题总所周知,我们在平时使用axios的时候是这样......
  • 10使用axi-fdma读写DDR
    软件版本:vitis2021.1(vivado2021.1)操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑!1概述    在前文的实验中我们详细介绍了FDMA的使用方法,前面一节课演示了FDMA读写AXI-BRAM,本文我们继续使用FDMA......
  • 09使用fdma读写axi-bram
    软件版本:vitis2021.1(vivado2021.1)操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑!1概述    FDMA是米联客基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL......
  • 07 AXI-Lite-Master读写AXI-Lite-Slave
    软件版本:vitis2021.1(vivado2021.1)操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑!1概述基于前面5篇文章中5个实验,我们已经掌握了AXI4总线协议,现在我们编写一个自定义的AXI-Lite-SlaveGPIOIP,并且用编......
  • 08 AXI4-FULL-MASTER IP FDMA详解
    软件版本:vitis2021.1(vivado2021.1)操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑!1概述FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对AXI4-FULL总线接口进行了封装,同时定义了简单的APP......
  • 06 AXI4总线axi-stream
    软件版本:vitis2021.1(vivado2021.1)操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑!1概述AXI4-Stream去掉了地址,允许无限制的数据突发传输规模,AXI4-Stream接口在数据流传输中应用非常方便,本来首先介绍了......