大家好,欢迎来到今天的总线学习时间!如果你对电子设计、特别是FPGA和SoC设计感兴趣，那你绝对不能错过我们今天的主角——AXI4总线。作为ARM公司AMBA总线家族中的佼佼者，AXI4以其高性能和高度可扩展性，成为了现代电子系统中不可或缺的通信桥梁。    上

本文完全参考野火的DDR3读写控制设计，原文十分详细，需要的可以去看看。一、AXI4接口详解AXI接口由5个独立的通道构成，分别是读地址、读数据、写地址、写数据、写响应。如下是读传输过程示意图，使用读地址与读数据通道。主机首先在读地址通道给出读地址和控制信号，然后

目录        AXI4：高性能地址映射通信的基石AXI4-Lite：轻量级但功能强大的通信接口AXI4-Stream：高速流数据传输的利器结语：AXI总线在FPGA设计中的重要性   大家好,欢迎来到今天的总线学习时间!如果你对电子设计、特别是FPGA和SoC设计感兴趣，那你绝对不能错过我

目录AXI4总线简介五大独立通道概览通道的命名规则通道的用途为什么需要五个通道？结语        大家好,欢迎来到今天的总线学习时间!如果你对电子设计、特别是FPGA和SoC设计感兴趣，那你绝对不能错过我们今天的主角——AXI4总线。作为ARM公司AMBA总线家族中的佼佼者

目录引言发展历程第一代AMBA（AMBA1）第二代AMBA（AMBA2）第三代AMBA（AMBA3）第四代AMBA（AMBA4）第五代AMBA（AMBA5）AMBA协议简介ASB（AdvancedSystemBus）APB（AdvancedPeripheralBus）AHB（AMBAHigh-performanceBus）AXI（AdvancedeXtensibleInterface）AHB-LiteAXI4AXI4-LiteAXI

目录AMBA总线家族---通信的基石AXI总线---AMBA家族中的高速公路深入浅出AXI---从基础到进阶基础概念进阶知识AXI总线的用途结语系列文章【总线】AMBA总线架构的发展历程-CSDN博客【总线】设计fpga系统时，为什么要使用总线？-CSDN博客【总线】AMBA总线家族的明星成员：AX

在标准SPI配置下，SPI设备除了包含基本的SPI特性外，还具备以下一些标准功能，这些功能如下所示：支持FPGA内部的多主设备配置，其中使用单独的_I（输入）、_O（输出）、_T（三态）表示三态端口。这种配置允许在FPGA内部有多个主设备共享SPI总线，通过三态驱动器来实现。在默认配置下支持N次8位数据字

第一步：根据需要配置的参数数量配置一个AXI-LITEIP包括：输出端口，内部控制信号等。 第二步：在配置过程中为IP设置存储的位置 第三步：在PS中约定把数据写入该地址的方法：例如：https://www.cnblogs.com/VerweileDoch/p/18080046第四步：输出参数并且使用 

https://www.cnblogs.com/VerweileDoch/p/18030653V2。读moduleAribe_state_rd#(parameterintegerM_AXI_ID_WIDTH=1,parameterintegerM_AXI_ADDR_WIDTH=32,parameterintege

描述：我发现并不是所有的任务都有同步信号，这一期版本使用参数来控制是否需要同步信号；Test_Flow_Mode参数为高的时候意味着需要同步，否则不需要，仅检测数据流。不需要同步的情况如果丢包会出现严重后果。参考这篇笔记：https://www.cnblogs.com/VerweileDoch/p/18111545代码：`tim

前面的中断学习中我们学了按键，GPIO，Timer，是时候把它们整合到一起了。今天我们混合使用PS/PL部分的资源，建立一个比较大的系统。板子：zc702。实现功能如下：1.通过串口打印信息询问你要按SW5还是SW7；2.当正确的按键被按下，定时器启动，关闭ledDS23；3.当定时器溢出后触发中断，开启DS23，

上一节我们体验了一把PS和PL是怎样联合开发的，这种ARM和FPGA联合设计是ZYNQ的精华所在。这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率，PS和PL通过AXI总线交互数据，实现我们希望的功能。如何测量数字信号的频率最简单的办法——在一段时间内计数在我们设定的

上一节我们观察了AXI总线的信号，了解了基于AXI总线读写的时序，这一节我们继续探索基于AXI总线的设计，来看一看ZYNQ系列开发板的独特优势，PS可以控制PL产生定制化的行为，而不需要去动硬件代码。这次实验是产生频率和占空比可调的PWM（PulseWidthModulation）信号，调用8次，产生8路PWM

前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。具体做法是创建一个基于AXI总线的加法器模块，在

前言：FPGA+ARM是ZYNQ的特点，那么PL部分怎么和ARM通信呢，依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIOIP，利用PL的资源来扩充GPIO资源。通过这个实验迅速入门开发基于总线的系统。使用的板子是zc702。AXI总线初识：AXI（AdvancedeXtensibleInterface），由ARM公司提出的

文章目录摘要一、AXI_Lite接口全局信号：1、写地址通道：2、写数据通道：3、写响应通道：4、读地址通道：5、读数据通道：二、仿真波形摘要AXI4-lite是AXI4-full的简化版。用于简单、低吞吐量的内存映射通信。主要用于内核和外设寄存器之间的通信。比如当访问串口的数据寄存器时

参考资料：https://blog.csdn.net/as480133937/article/details/104927922【ARMAMBAAXI入门2-AXI协议中的BURST】AXI3/4协议_axi3协议-CSDN博客【注】：关于dw_axi_dmac的理解是我个人理解，无法保证理解的正确性 基本概念：DMA：全称directmemoryaccess，即直接存储

之前笔记：Zynq上的存储器接口与差分时钟与DDR3_zynqddr3-CSDN博客使用AxiLite接口访问寄存器列表作为缓冲区_两个参数共用axilite中一个寄存器-CSDN博客PS与PL互联与SCU以及PG082_pl能不能用ps-gtr-CSDN博客ZYNQ上互联的AXI主要有三种：AXILITEAXIHPAXIACP AXILITE

AMBA(AdvancedMicrocontrollerBusArchitecutre，高级微控制器总线架构)协议由arm公司开发，是一组芯片通信协议的规范，广泛用于SoC设计中。主要包括以下3个部分：APB:advancedperipheralbus高级外设总线AHB:advancedhigh-performancebus高级高性能总线AXI:advancedexte

第二版相较第一版：增加了仲裁和更多的参数化；第三版相较第二版：统一输入位宽，把位宽转换模块放在外面明显更方便；转来转去的事情以后不在dma里做了！1`timescale1ns/1ps23moduledma_complex#4(5parameterWR_Base_addr

一、引言    本文为个人理解，用于记录学习经验，有任何错误可以指出讨论。二、实验目的        将PL端数据通过AXIDMA上传至PS端，输入数据为axistream接口。三、数据流向AXIS_MM2S/AXIS_S2MM:  外设数据总线，用于读写数据，无需地址。AXI_MM2S/AXI_S2M

AMBA（AdvancedMicrocontrollerBusArchitecture）是ARM公司推出的一种开放式的总线标准，用于连接处理器、内存和外设模块，构建高性能、低功耗的嵌入式系统。AMBA包括了多个总线协议，其中包括APB（AdvancedPeripheralBus）、AHB（AdvancedHigh-performanceBus）和AXI（AdvancedeXtensibleI

前言vitis版本：Vitis2023.2由于Vitis版本更新，很多API发生变化，学习原子哥的教程时很多代码对于不上，所以自己重新写一遍，并记录下自己踩过的坑，方便以后查看。这里直接给出代码，其他的流程参考原子哥的《2_DFZU2EG_4EVMPSoC之嵌入式Vitis开发指南_V1.0.pdf》代码#include"sleep.h

一、AMBA概述今天要介绍的三种嵌入式总线技术：APB、AHB、AXI，它们都属于AMBA片上总线协议。所以，在介绍这几种总线技术之前，有必要先了解一下AMBA片上总线协议是什么。AMBA(AdvancedMicrocontrollerBusArchitecture)，全称叫作高级微控制器总线架构，它是由ARM公司研发推

AXI-STREAM简介概念AXI-Stream总线是一种高效、简单的数据传输协议，主要用于高吞吐量的数据流传输场景。相比于传统的AXI总线，AXI-Stream总线更加简单和轻量级，它通过无需地址的方式，将数据从一个模块传输到另一个模块，适用于需要高速数据传输的应用场景。部分术语Transfer：基于TVA