免责声明：
本文所提供的信息和内容仅供参考。作者对本文内容的准确性、完整性、及时性或适用性不作任何明示或暗示的保证。在任何情况下，作者不对因使用本文内容而导致的任何直接或间接损失承担责任，包括但不限于数据丢失、业务中断或其他经济损失。
读者在使用本文信息时，应自行验证其准确性和适用性，并对其使用结果负责。本文内容不构成专业技术咨询或建议，具体的技术实现和应用应根据实际情况和需要进行详细分析和验证。
本文所涉及的任何商标、版权或其他知识产权均属于其各自的所有者。若本文中引用了第三方的资料或信息，引用仅为学术交流目的，不构成对第三方内容的认可或保证。
若有任何疑问或需进一步信息，请联系本文作者或相关专业人士。
前言
本期将讲解如何将AXI-Lite协议集成到您的代码中，并通过一个使用AXI-Lite读写FIFO的实例进行演示。
一、生成AXI4 VIP
AXI4 VIP用于仿真验证。
二、编辑AXI-LITE-SLAVE
三、植入FIFO
FIFO配置可按照自己喜好。
注：S_AXI_WDATA与slv_reg_wren是同步的；slv_reg_rden与fifo_dout也是同步的且slv_reg_rden比axi_rvalid早一拍。
四、更新IP
五、写通道传输
~axi_awready && S_AXI_AWVALID && S_AXI_WVALID && aw_en
~axi_wready && S_AXI_WVALID && S_AXI_AWVALID && aw_en
握手并锁存数据
写响应
六、读通道传输
读地址握手并锁存地址
数据握手并传输
七、验证FIFO
写入1-4，读出1-4，因此AXI-LITE无误。
总结
本期文章到此结束。通过参照实例程序，您可以举一反三，拓展实现AXI-GPIO、AXI-I2C、AXI-SPI等接口。
标签：本文,教程,FIFO,&&,LITE,AXI,reg From： https://blog.csdn.net/qq_52538756/article/details/140974664