1.算法仿真效果
vivado仿真结果如下：
借助matlab看8PSK的星座图：
2.算法涉及理论知识概要
随着通信技术的不断发展，相位调制技术因其高频谱效率和抗干扰能力而广泛应用于无线通信系统中。其中，8PSK（8相位相移键控）作为一种高阶调制方式，具有更高的频谱效率和更强的抗干扰能力，因此备受关注。然而，8PSK调制解调的实现复杂度较高，需要高效的数字信号处理技术。现场可编程门阵列（FPGA）作为一种可编程逻辑器件，具有高度的灵活性和并行处理能力，非常适合实现复杂的数字信号处理算法。
2.1 8PSK调制原理
8PSK调制是一种相位调制方式，其基本原理是通过改变载波的相位来传递信息。在8PSK中，一个符号周期内的相位变化有8种可能的状态，分别对应3个比特的信息。因此，8PSK调制可以看作是一种将3个比特映射到一个符号的映射方式。具体地，假设输入的比特序列为b2b1b0，则对应的8PSK符号可以表示为：
S(t)=Acos(2πfct+θk) （1）
其中，A是载波的振幅，fc是载波的频率，θk是第k个符号的相位，k=0,1,...,7。θk的取值由输入的比特序列b2b1b0决定，具体的映射关系如表1所示。
表1：8PSK映射关系
其星座图如下所示：
2.2 基于FPGA的8PSK调制解调器设计和实现
FPGA是一种可编程逻辑器件，其内部包含大量的可编程逻辑单元和存储单元，可以根据用户的需要进行灵活配置。FPGA具有以下优点：
（1）高度的灵活性：FPGA可以根据用户的需要重新配置逻辑电路，实现不同的功能。这种灵活性使得FPGA可以适应各种复杂的通信系统和算法需求。
（2）并行处理能力：FPGA内部的逻辑单元可以并行工作，同时处理多个数据。这种并行处理能力使得FPGA可以高效地实现复杂的数字信号处理算法。
（3）高性能和低功耗：FPGA的逻辑单元和存储单元都采用了高性能的工艺和设计，可以实现高速的数据处理和存储。同时，FPGA还具有低功耗的特点，适合用于移动通信等需要长时间工作的场景。
在基于FPGA的8PSK调制解调系统中，数字信号处理算法是关键部分之一。具体地，调制器需要将输入的比特序列映射为对应的8PSK符号序列；解调器则需要从接收到的符号序列中恢复出原始的比特序列。为了实现这些功能，我们采用了以下算法：
（1）调制算法：根据输入的比特序列和表1中的映射关系，计算出对应的8PSK符号序列。这个过程可以通过查找表或者计算的方式实现。为了降低复杂度和提高效率，我们采用了查找表的方式实现调制算法。具体地，我们将表1中的映射关系存储在一个查找表中，然后根据输入的比特序列查找对应的8PSK符号序列。这种方式可以在保证正确性的同时降低算法的复杂度。
（2）解调算法：从接收到的符号序列中恢复出原始的比特序列是一个比较复杂的过程，我们将接收到的符号序列与一个已知的8PSK符号序列进行比较。
3.Verilog核心程序
`timescale 1ns / 1ps
//
// Company:
// Engineer:
//
// Create Date: 2023/05/03 06:21:37
// Design Name:
// Module Name: TEST
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
module TEST();
reg i_clk;
reg i_clksample;
reg i_rst;
reg i_dat;
wire[2:0]o_ISET;
wire o_clk_3div;
wire signed[15:0]o_I8psk;
wire signed[15:0]o_Q8psk;
wire signed[15:0]o_Ifir_T;
wire signed[15:0]o_Qfir_T;
wire signed[15:0]o_cos_T;
wire signed[15:0]o_sin_T;
wire signed[31:0]o_modc_T;
wire signed[31:0]o_mods_T;
wire signed[31:0]o_mod_T;
wire signed[15:0]o_cos_R;
wire signed[15:0]o_sin_R;
wire signed[31:0]o_modc_R;
wire signed[31:0]o_mods_R;
wire signed[31:0]o_Ifir_R;
wire signed[31:0]o_Qfir_R;
//DQPSK调制
T8PSK T8PSKU(
.i_clk (i_clk),
.i_clksample(i_clksample),
.i_rst (i_rst),
.i_dat (i_dat),
.o_ISET (o_ISET),
.o_clk_3div(o_clk_3div),
.o_I8psk(o_I8psk),
.o_Q8psk(o_Q8psk),
.o_Ifir (o_Ifir_T),
.o_Qfir (o_Qfir_T),
.o_cos (o_cos_T),
.o_sin (o_sin_T),
.o_modc (o_modc_T),
.o_mods (o_mods_T),
.o_mod (o_mod_T)
);
//8PSK解调
wire [2:0]o_wbits;
wire o_bits;
R8PSK R8SKU(
.i_clk (i_clk),
.i_clksample(i_clksample),
.i_rst (i_rst),
.o_clk_3div(),
.i_med (o_mod_T[25:10]),
.o_cos (o_cos_R),
.o_sin (o_sin_R),
.o_modc (o_modc_R),
.o_mods (o_mods_R),
.o_Ifir (o_Ifir_R),
.o_Qfir (o_Qfir_R),
.o_wbits(o_wbits),
.o_bits(o_bits)
);
initial
begin
i_clk = 1'b1;
i_clksample= 1'b1;
i_rst = 1'b1;
#12000
i_rst = 1'b0;
end
always #80 i_clk=~i_clk;
always #5 i_clksample=~i_clksample;
initial
begin
i_dat = 1'b0;
#12000
repeat(10000)
begin
#160 i_dat = 1'b1;
#160 i_dat = 1'b1;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b1;
#160 i_dat = 1'b0;
#160 i_dat = 1'b1;
#160 i_dat = 1'b1;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b1;
#160 i_dat = 1'b1;
#160 i_dat = 1'b1;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b1;
#160 i_dat = 1'b0;
#160 i_dat = 1'b0;
#160 i_dat = 1'b1;
#160 i_dat = 1'b1;
#160 i_dat = 1'b0;
end
end
//显示发射端带相位旋转的星座图
integer fout1;
integer fout2;
initial begin
fout1 = $fopen("It.txt","w");
fout2 = $fopen("Qt.txt","w");
end
always @ (posedge i_clk)
begin
if(i_rst==0)
begin
$fwrite(fout1,"%d\n",o_I8psk);
$fwrite(fout2,"%d\n",o_Q8psk);
end
else begin
$fwrite(fout1,"%d\n",0);
$fwrite(fout2,"%d\n",0);
end
end
endmodule
标签：wire,FPGA,signed,dat,b0,verilog,testbench,160,8PSK From： https://www.cnblogs.com/51matlab/p/17881919.html