1、关键信号
当前产品设计电子系统时的一个主要问题是高速信号的隔离。由于高速信号最有可能影响或被其他信号影响，因此必须在PCB设计过程中优先布局，以确保遵循规定的布线规则。
如USB2.0、USB3.0、SATA、PCIe、HDMI、SGMII、CSI等差分信号线，均需要遵循一定的布线规则。具体有哪些规则呢？
2、高速信号传输速度
高速信号在PCB上的传播速度与介质的介电常数有关，计算公式如下：
在常见的PCB材料上布局差分信号时，由于构成PCB的玻璃纤维织物（"Ɛr约为6）和环氧树脂（Ɛr约为3）的静态介电常数Ɛr的差异，差分对中的每条迹线将经历不同的介电常数和相应的信号速度。当Ɛr较低时，信号传播速度更快，差分信号在不同介质上传输时，根据上述信号传输速度计算公式，传输速度与介电常数平方根成反比，这将使差分对两条线产生不同的传输延迟，形成差分对内偏斜。差分信号之间的这种偏斜会显著降低接收器的差分眼图，导致明显的交流共模电压噪声，并导致电磁干扰问题。这个问题的严重程度将取决于总线速度、布线长度、布线几何形状、使用的玻璃纤维编织类型以及布线与PCB编织图案的对齐情况。纤维编织对齐的问题因板而异。这种差异导致的问题难以诊断。
以下三种图示展示了在电路板设计中最小化PCB纤维编织影响的三种最常见方法。每种方法的目标都是确保差分对的两个信号在对路由的长度上共享一个相对共同的Ɛr。
上图整个信号平面相对于底层PCB纤维编织旋转10°至35°，PCB制造商可以在不更改PCB布局数据库的情况下实现这种旋转。
上图仅高速差分信号相对于下面的PCB纤维编织以10 ° 至35 ° 的角度布线。
上图高速差分信号以z字形方式在PCB布线
由于玻璃纤维与环氧树脂的比例是导致介电常数Ɛr差异的主要因素，因此选择编织更紧密、环氧树脂更少、在较长迹线长度上更均匀的PCB样式。在将设计发送出去进行制造之前，应先指定一种容纳高速信号的PCB样式，常见PCB样式如下图所示。
3、高速信号线等长设置
匹配差分对布线的长度。差分对组的布线长度不需要匹配（即发射组的长度不需要与接收组的长度匹配）。在匹配高速信号的对内长度时，添加蛇形绕线，以尽可能接近不匹配端的长度进行匹配。如下图所示：
4、高速信号参考平面
高速信号应在实心GND参考平面上布线，除非绝对必要，否则不得穿过参考平面中的平面分割或空隙。不建议将电源平面用作高速信号参考平面。
穿过参考平面中的分割或空隙的布线会迫使高频电流返回到分裂或空隙周围流动。这可能导致以下情况:
不平衡电流产生过量辐射发射、由于串联电感增加导致的信号传播延迟、对相邻信号的干扰、信号完整性降低（即抖动增加和信号幅度减小）。
对于分隔带错误的布线如下图所示：
对于分隔带正确的布线如下图所示：
如果在平面分隔带上布线无法避免，那么需在平面分隔带上放置缝补电容器，为高频电流提供返回路径。缝补电容器最大限度地减少了电流回路面积和因穿过分隔带而产生的任何阻抗不连续性。缝补电容器应为1µF或更低，并尽可能靠近平面交叉点。
必须跨分割时错误的做法是直接走线跨分割，如下图所示：
必须跨分割时正确的做法是增加缝补电容，如下图所示：
规划PCB叠层结构时，确保不相互参考的平面不重叠，因为在重叠区域之间产生不必要的电容。该电容会使得RF发射从一个平面传递到另一个平面，如下图所示：
高速信号走线从驱动器到接收器，任何高速信号走线的整体都应保持相同的GND参考。如果无法保持相同的GND参考，则通过将两个GND平面缝合在一起来确保连续接地和均匀阻抗。缝合GND通孔对称地放置在信号过孔的200mil内（中心到中心，越近越好）。缝合过孔如下图所示。
5、差分信号间距
为了尽量减少高速接口之间的串扰，信号对与信号对之间的间距必须至少为走线宽度的5倍。这个间距被称为5W规则。如计算出的走线宽度为6mil，那么PCB设计时要求高速差分对之间的间距至少为30mil，且在整个走线长度上，对任何其他信号保持至少30mil的隔离区域。当高速差分对与时钟或周期性信号相邻时，将其保持距离增加到最小50mil，以确保适当的隔离。
USB3.0、SATA、PCIe、HDMI、SGMII、CSI高速差分信号间距示例如下图所示。
USB2.0高速差分信号间距示例如下图所示。
6、高速差分信号规则
严禁将探头或测试点放置在任何高速差分信号走线上。
严禁在晶体、振荡器、时钟信号发生器、开关电源调节器、安装孔、磁性器件或时钟芯片下方或附近进行高速信号走线。
高速信号线对从BGA出线后，必须保持高速差分信号对远离SOC，因为SOC内部状态转换期间产生的高电流瞬变可能难以滤除。
尽量在PCB的顶层或底层与相邻的GND层上进行高速差分对信号布线。不建议对高速差分信号进行带状线布线。
必须确保高速差分信号的走线距离参考平面边缘≥90mil。
确保高速差分信号的走线距离参考平面上的空隙（分隔带）至少1.5 W（计算的走线宽度×1.5）。该规则不适用于高速差分信号上的SMD焊盘无效的情况。
高速信号从SOC BGA出线后保持恒定的走线宽度，以避免传输线的阻抗失配。
尽可能最大化差分对间距。
7、差分对对称性
将所有高速差分对对称且平行地布置在一起。但在封装布线和连接器布线时，自然会偏离这一要求。这些偏差必须尽可能短，由于封装造成的走线不对称必须保持在250mil内。
8、差分信号对之间的串扰
在包含多个高速接口的设备中，避免这些接口之间的串扰非常重要。为避免串扰，确保在封装走线后和连接器端接前，每个差分对的布线不在另一个差分对30mil以内。
9、连接器和插座
使用通孔插座（如USB Standard-A）时，建议将高速差分信号连接到PCB底层的插座焊盘。在PCB的底层进行走线可以防止通孔引脚在传输路径中充当Stub。对于USB Micro-B和Micro-AB等表面贴装座，在顶层进行高速差分信号连接。在顶层进行连接消除了传输路径中对通孔的需要。USB通孔插座连接示例如下图所示。
10、缓解通孔不连续性
通孔表示了高速信号走线几何形状的短暂变化，可能表现为电容性和/或电感性的不连续。不连续性导致信号在通过通孔时发生反射和信号减弱。减少整体通孔Stub长度，以尽量减少通孔（和相关的通孔Stub）的负面影响。
因为较长的通孔Stub在较低频率下会发生共振并增加插入损耗，所以请尽可能缩短Stub。在大多数情况下，通孔的Stub部分比通孔的信号部分表现出明显的信号恶化。建议将通孔Stub保持在15mil以下。较长的Stub必须背钻。
背钻是一种PCB制造工艺，去除通孔Stub部分中不需要的导电镀层。需反向钻孔，应使用直径略大于用于创建原始通孔的钻头的钻头。当通孔过渡导致Stub长度超过15密耳时，对产生的Stub进行背钻，以减少插入损耗并确保它们不会共振。
11、增加过孔反焊盘直径
增加过孔反焊盘直径可以降低过孔的电容效应和整体插入损耗。确保高速信号上过孔的反焊盘直径尽可能大（30mil提供了显著的好处，而不会给实施带来不必要的困难）。反焊盘指示的铜间隙必须在存在过孔的所有层上满足，包括布线层和平面层。连接到过孔的走线包含该区域中唯一允许的铜；不允许使用无功能或未连接的焊盘。过孔反焊盘直径示例如下图所示。
12、过孔数量均衡
如果需要在高速差分信号走线上使用过孔，请确保差分对每条走线上的过孔数量相等，并且过孔尽可能等距。建议将过孔放置在尽可能靠近SOC的位置。
13、缓解表面贴装器件焊盘不连续性
应避免在高速信号走线上包含表面贴装器件（SMD），因为这些器件会引入不连续性，从而对信号质量产生负面影响。当信号走线上需要SMD时（例如，USB SuperSpeed传输AC耦合电容器），允许的最大组件尺寸为0603。强烈建议使用0402或更小的型号。在布局过程中对称放置这些器件，以确保最佳信号质量并最大限度地减少反射。下图中的第三种方式为正确的交流耦合电容器放置示例。
为了尽量减少与这些元件在差分信号走线上放置相关的不连续性，建议将SMD安装焊盘对应正下方的参考平面100%挖空，挖空深度应至少有PCB的两层深。表面贴装器件的基准面挖空如下图所示。
14、高速信号走线弯曲
应尽可能避免在高速差分信号走线中引入弯曲。当需要弯曲时，保持弯曲角度大于135°，以确保弯曲尽可能松。高速信号走线弯曲规则示例如下图所示。
15、推荐的叠层结构
标识1表明两个相邻的信号层布线应为90°垂直布线，且适当增加两层之间的间距，避免层间串扰。
标识2表明平面可能由于某种原因被分割，但应确保走线不会跨分割。
16、考虑ESD/EMI的设计
在选择ESD/EMI器件时，建议选择允许USB差分信号对直通布线的器件，因为它们提供了最简洁的布线。如USB2和USB3差分信号提供直通ESD保护，而不需要信号对中的弯曲。如下图所示。
17、ESD/EMI布局布线规则
将ESD/EMI保护器件尽可能靠近连接器。
必须使任何未受保护的走线远离受保护的走线，以尽量减少EMI耦合。
将ESD/EMI器件信号焊盘下挖空，以减少损耗。
对于无共模滤波器 (CMF) 可供选择时，请使用0402 0Ω 电阻器，因为较大的组件通常会引入比CMF本身更多的损耗。
将高速信号差分对的交流耦合电容器放置在CMF的受保护侧，并尽可能靠近CMF。
如果需要过孔过渡到CMF层，请确保过孔尽可能靠近CMF。
保持交流耦合电容器+CMF+ESD保护的整体布线尽可能短且靠近连接器