【转载】Cadence Design Entry HDL 使用教程
【Cadence01】Cadence PCB Edit相对延迟与绝对延迟的显示问题
【Cadence02】Allegro引脚焊盘Pin设置为透明
【Cadence03】cadence不小心删掉钢网层怎么办？
【Cadence04】一般情况下Allegro PCB设计时的约束规则设置（自己瞎写）
【Cadence06】cadence HDL原理图库添加封装
【Cadence09】Cadence PCB布线时的电源地操作
【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND
【Cadence13】Cadence HDL导出BOM并将网页数据导入Excle➕坐标文件
【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法➕原理图对器件全局引脚Global Pins赋予网络并显示
【Cadence15】Cadence HDL原理图打印➕allegro打印装配层丝印的技巧
【Cadence16】Cadence HDL如何拷贝模版项目？
【Cadence19】如何由PCB导出symbol器件PCB封装
【Cadence22】将别人发的原理图和PCB库修改为自己的库，进而继续制图
【Cadence23】Cadence HDL原理图如何将两个不同的全局网络连接
【Cadence25】异形板框由DXF直接导入allegro
【Cadence27】HDL拷贝工程➕Allegro导出DXF和3D文件STP
【Cadence31】PCB放置器件布局和走线时栅格点Grid大小设置➕防天线效应走线
【Cadence32】PCB多层板电源、地平面层创建心得➕CM约束管理器Analyze分析显示设置➕“DP”报错DRC
之前绘制多层板的时候，师父给我讲解了一些关于叠层与PCB制板的知识。
为了防止遗忘，因此记录一下！
目录
3. PCB板阻抗控制与叠层举例 （以12层板为例） 编辑
1. PCB叠层技巧
一般都是表层为信号层，内层为平面层与信号层交替叠层。
值得注意的几点是：
Ⅰ. 中间的两层往往不能是两个信号层，否则极易受到干扰，从而影响信号质量！
Ⅱ. 叠层最好设置为从中间上下对称进行叠层！
举例如下：
其中有些层数的层叠是特殊层数，需要注意。例如：6、8、14、18......（每加四层都是特殊层）
所谓特殊层就是指按照一层信号一层平面对称叠层后，在中间两层出现两个信号层相邻的情况，此时需要将两个信号层更改为两个平面层，即中间四层全是平面层！！！
此时，需要参考之前发表的“平面层创建”文章，如下：
【Cadence32】PCB多层板电源、地平面层创建心得➕CM约束管理器Analyze分析显示设置➕“DP”报错DRC
值得注意的是：若该层平面层出现走线，则不能使用平面层！！！
需在层叠设置中更改，在【Cadence32】文章中有所说明 。
2. PCB制板知识
板材分为半固化片（PP）和芯板（core），芯板由一片半固化片+两层铜箔压合而成。
芯板一般情况采用重0.5OZ的铜进行压合，厚度根据层叠设置而定。
层叠设置可参考：【Cadence32】PCB多层板电源、地平面层创建心得➕CM约束管理器Analyze分析显示设置➕“DP”报错DRC-CSDN博客
具体还需继续学习，感觉还有很多地方一知半解...
而板材又与板材材料不同，板材材料分为FR4、高速板、陶瓷（主要应用于射频领域）、铅芯板...
3. PCB板阻抗控制与叠层举例 （以12层板为例） 
TOP、BOT层为铜皮层，最后由板厚计算出中间两平面层P-P的厚度X3
对于阻抗设定一般为下图所示：
（题外话，以上为博主本人在学习过程中掌握的一些浅薄理论，如有不准确的地方，希望能得到各位大佬的及时指正与补充，虚心学习！Thx~）
标签：叠层,原理图,Cadence33,PCB,平面,HDL,Cadence From： https://blog.csdn.net/Funny_beast/article/details/144405489