首页 > 其他分享 >无线电通信卡:9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡

无线电通信卡:9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡

时间:2024-10-09 11:12:15浏览次数:6  
标签:互联 存储 FPGA TMS320C6678 DSP VPX 6U

一、概述
 

 
    本板卡基于标准6U VPX 架构,为通用高性能信号处理平台,系我公司自主研发。板卡采用一片TI DSP TMS320C6678和一片Xilinx公司Virtex 7系列的FPGA XC7V690T-2FFG1761I作为主处理器,Xilinx 的Aritex XC7A200T作为辅助处理器。XC7A200T负责管理板卡的上电时序,时钟配置,系统及模块复位,程序重配等。为您提供了丰富的运算资源。如图 1所示:

 

 

 

 

 

 

信号处理平台原理框图

 

二、设计参考标准 
 

 VITA46.0 VPX Base Standard
 VITA46.3 Serial RapidIO on VPX Fabric Connector
 VITA46.4 PCI Express on VPX Fabric Connector
 VITA46.7 Ethernet on VPX Fabric Connector
 

三、技术指标 
 

 ●  DSP外挂一簇DDR3,数据位宽64bit,容量2GB;数据速率1333MHz;
 DSP外挂NorFlash容量32MB;
 DSP采用EMIF16-NorFlash加载模式;
 DSP连接一路1000BASE-T千兆以太网至前面板;
 DSP连接一路1000BASE-T千兆以太网至VPX P4;
 DSP连接PCIe x2 至VPX P2;
 FPGA外挂两簇DDR3,每簇容量4GB,位宽64bit,总容量8GB;数据速率1600MHz;
 FPGA 外挂NorFlash容量128MB;
 FPGA的加载模式为BPI模式;
 FPGA外接2路FMC-HPC;
 FPGA 连接GTH x8至VPX P1;
 FPGA 连接GTH x4至VPX P2;
 FPGA 连接一路QSFP+至前面板;光口速率40Gbps;
 DSP和FPGA通过 SRIO x4 @ 5.0Gbps /per Lnae互联;
 DSP和FPGA实现GPIO,SPI 互联;
 DSP和CFPGA 实现GPIO,SPI,EMIF互联; 
 FPGA和CFPGA实现GPIO 互联;
 CFPGA 连接一路1000BASE-T千兆以太网至VPX P4。
 板卡要求工业级芯片。结构满足抗震要求。
 

四、物理特性
 

  工作温度:商业级 0℃ ~ +55℃,工业级-40℃~+85℃
       工作湿度:10%~80%

 

五、供电要求
 

    单电源供电,整板功耗:40W
 电压:DC +12V,5A 
 纹波:≤10%

 

六、应用领域
 

       信号处理,无线电通信领域。

 

七、采集存储计算一体应用

 

   本应用模式,是通过VPX 进行扩展后板,接入四路M.2的固态硬盘存储。

 

 

 

 

每块存储盘与FPGA之间采用PCIE3.0 x4接口,可将单块存储盘的性能都得到充分发挥。例如:单盘持续读写带宽≥2GB/s,则单盘的存储阵列持续读写带宽≥2GB/s;当多块盘并行工作时,存储阵列读写带宽成指数增长,2块盘则≥4GB/s,4块盘则≥8GB/s,以此类推。

 

存储阵列的存储容量由单盘配置决定,目前单块NVME存储盘存储容量可选择512GB、1TB、2TB、4TB、8TB、16TB。例如配置4块存储盘,则存储阵列容量最高可达64TB。

 

   硬盘管理通过文件系统,FPGA的PCIeX4与 6U VPX主板互联,操作系统直接映射管理硬盘,也可以通过前面板QSFP+ 光纤导出给其他服务器设备。

 

  FMC子卡可以扩展高速AD,DA, 也可以扩展8路光纤,图像子卡等。

 

  本方案优势就是集中的进行采集,存储,计算一体化,降低硬件成本、功耗,减小设备体积、重量。带来的问题就是FPGA程序集成度很大,开发难度高。 

 

标签: 6U 6槽 VPX , AI加速计算 , GPU计算主板 , 图像处理卡 , 无线电通信

标签:互联,存储,FPGA,TMS320C6678,DSP,VPX,6U
From: https://www.cnblogs.com/orihard/p/18453811

相关文章

  • DSP概述及应用——TMS320DM6437ZDU4、TMS320DM6437ZWT6、TMS320DM6437ZWT7数字媒体处
    概述:TMS320DM6437是一款DSP芯片,具有强大的处理能力和丰富的功能模块。TMS320DM6437采用基于超标量架构的C64x+内核,具有高效的乘法累加单元和多格式指令集,能够在单个时钟周期内执行两条指令,大大提高了运算速度和效率。TMS320DM6437采用基于超标量架构的C64x+内核,具有高效的乘法累......
  • 昇思MindSpore进阶教程--使能图算融合
    大家好,我是刘明,明志科技创始人,华为昇思MindSpore布道师。技术上主攻前端开发、鸿蒙开发和AI算法研究。努力为大家带来持续的技术分享,如果你也喜欢我的文章,就点个关注吧正文开始图算融合是MindSpore特有的网络性能优化技术。它可以通过自动分析和优化现有网络计算图逻......
  • 昇思MindSpore进阶教程--下沉模式
    大家好,我是刘明,明志科技创始人,华为昇思MindSpore布道师。技术上主攻前端开发、鸿蒙开发和AI算法研究。努力为大家带来持续的技术分享,如果你也喜欢我的文章,就点个关注吧正文开始昇腾芯片集成了AICORE和AICPU等计算单元。其中AICORE负责稠密Tensor和Vector运算,AICPU负责......
  • 【FPGA开发】一文轻松入门Modelsim的简单操作
    Modelsim仿真的步骤    (1)创建新的工程。    (2)在弹出的窗口中,确定项目名和工作路径,库保持为work不变。    (3)添加已经存在的文件(rtl代码和tb代码)。    如果这里关闭后,还想继续添加,也可以直接在界面空白处右键进行添加。    加错......
  • [米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-08PS 私有看门狗定时器实验
    软件版本:VIVADO2021.1操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA实验平台:米联客-MLK-H3-CZ08-7100开发板板卡获取平台:https://milianke.tmall.com/登录“米联客”FPGA社区http://www.uisrc.com视频课程、答疑解惑!目录1概述2系统框图3中断资......
  • [米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-18 PL AXI-GPIO实验
    软件版本:VIVADO2021.1操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA实验平台:米联客-MLK-H3-CZ08-7100开发板板卡获取平台:https://milianke.tmall.com/登录“米联客”FPGA社区http://www.uisrc.com视频课程、答疑解惑!目录1概述2系统框图3AXI-GPI......
  • [米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-26PL 自定义 AXI-Lite-频率计
    软件版本:VIVADO2021.1操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA实验平台:米联客-MLK-H3-CZ08-7100开发板板卡获取平台:https://milianke.tmall.com/登录“米联客”FPGA社区http://www.uisrc.com视频课程、答疑解惑!目录1概述2系统框图3等精度......
  • [米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-23PL 自定义 AXI-Lite 协议 IP
    软件版本:VIVADO2021.1操作系统:WIN1064bit硬件平台:适用XILINXA7/K7/Z7/ZU/KU系列FPGA实验平台:米联客-MLK-H3-CZ08-7100开发板板卡获取平台:https://milianke.tmall.com/登录“米联客”FPGA社区http://www.uisrc.com视频课程、答疑解惑!目录1概述2系统框图3AXI总线......
  • sentinel-tansport-SPI-CommandSPI
    说明我们引入以下<dependency><groupId>com.alibaba.csp</groupId><artifactId>sentinel-transport-simple-http</artifactId><version>1.8.6</version></dependency>通过初始化com.alibaba.csp.sentinel.init.Ini......
  • 基于FPGA 多通道多带宽多速率 DDC设计
    摘要:数字阵列雷达的核心内容之一是单元级回波信号中频或射频数字化后,在数字域进行幅/相加权实现接收数字波束形成,并具有灵活的波束调度和更好的抗有源干扰的性能,基于多通道数字化接收机的数字阵列模块是数字阵列雷达的关键模块。论述了数字阵列模块内部基于FPGA的多通......