首页 > 其他分享 >设计原理图:417-基于XCVU9P+ C6678的8T8R的无线MIMO平台

设计原理图:417-基于XCVU9P+ C6678的8T8R的无线MIMO平台

时间:2024-09-20 10:23:52浏览次数:1  
标签:FPGA 原理图 XCVU9P DSP 8T8R MIMO 测试代码 板卡

基于XCVU9P+ C6678的8T8R的无线MIMO平台

 

 

一、板卡概述 

        北京太速科技板卡基于TI TMS320C6678 DSP和XCVU9P高性能FPGA,FPGA接入4片AD9361 无线射频,构建8输入8输出的无线MIMO平台,丰富的FPGA资源和8核DSP为算法验证和信号处理提供强大能力。

 

 

 

二、技术指标 

●  板卡为自定义结构,板卡大小332mmx260mm;
●  FPGA采用Xilinx Virtex UltralSCALE+ 系列芯片 XCVU9P;
●  板载4路QSPF28+,每路数据速率40Gbps,100Gbps(或者RDB连接器);
●  DSP处理器采用TI 8核处理器TMS320C6678;
●  DSP 外挂一组64-bit DDR3颗粒,总容量1GB,数据速率1333Mb/s;
●  DSP 采用EMIF16 NorFlash加载模式,NorFlash容量32MB;
●  DSP 外挂一路千兆以太网1000BASE-T;
●  FPGA与DSP之间通过RapidIO x4互联。
●  4片AD9361指标:1. 射频频率:70MHz~6GHz; ADC/DAC采集:12位; 瞬时带宽:56MHz; RF匹配电阻:50欧;共用同源时钟(AD9516输出)。

三、软件 

●  CFPGA 加载测试代码;
●  CFPGA对电源、时钟、复位等控制测试代码;
●  CFPGA部分SPI/GPIO等接口测试代码;
●  DSP部分Flash加载测试代码;
●  DSP部分DDR3接口测试代码;
●  DSP网口部分测试代码;
●  DSP与FPGA之间SRIO测试代码;
●  DSP部分SPI/IIC/GPIO接口测试代码;
●  XCVU9P部分BPI加载测试代码;
●  XCVU9P部分QSFP+测试代码;
●  XCVU9P部分AD9361接口测试代码;

四、物理特性

●  工作温度:商业级 0℃~+55℃,工业级-40℃~+85℃;
●  工作湿度:10%~80%;

五、供电要求: 

●  直流电源供电,整板大功耗100W;
●  供电电压:12V/10A; 
●  电源纹波:≤10%;

六、应用领域 
      高速数据采集,无线通信。

 

 

标签:FPGA,原理图,XCVU9P,DSP,8T8R,MIMO,测试代码,板卡
From: https://www.cnblogs.com/orihard2020/p/18421962

相关文章

  • 设计资料原理图:622-基于ADRV9002 +ZYNQ7020 的软件无线电 SDR(升级AD9361)
    一、板卡概述   板卡由ADIADRV9002+XilinxXC7Z020-CLG484芯片设计的整板,包含双路射频输入输出通道,支持千兆网络,RS232,触摸屏等接口,双核ARM支持Linux操作系统。板卡功耗很低,适合自定义的无线协议开发,如Loar、Wifi、4G平台等,也适合无线手持机、图传模块的产品开发。二、主要......
  • 【原理图PCB专题】案例:原理图设计检查为什么要检查全局网络?
            本案例发生在新人的PCB设计文件中,当然就算硬件老人们,其实只要不注意也很容易出现这种全局网络乱用的问题。    如下所示是给新人的接口参考图纸,要求使用嘉立创绘制16个相同的接口做一个工装板。同时还要增加单片机实现切换控制功能。可以看到座子的24......
  • 1030-基于51单片机的SPWM波(数码管)原理图、流程图、物料清单、仿真图、源代码
    1030-基于51单片机的SPWM波(数码管)原理图、流程图、物料清单、仿真图、源代码功能介绍:要求能够输出SPWM并且测量输入正弦波的频率并显示。直流电压通过DC-AC电路转为方波,搭建检测电路进行滤波和调节,得到正弦波,单片机采集该正弦波的频率,并显示。有哪些资料:1、仿真工程文......
  • VU9P加速卡设计原理图 :410-基于XCVU9P+ C6678的100G光纤的加速卡
    基于XCVU9P+C6678的100G光纤的加速卡一、板卡概述     二、技术指标 •  板卡为自定义结构,板卡大小332mmx260mm; •  FPGA采用Xilinx Virtex UltralSCALE+ 系列芯片 XCVU9P; •  FPGA挂载4组FMC HPC 连接器; •  板载4路QS......
  • AD软件 原理图器件如何集体改封装以及如何添加封装库
    一、菜单栏点击【工具】→【封装管理器 】;二、选择需要集体更改的封装,按住【Ctrl】键可多选,然后【添加】;三、点击【浏览】;四、我们前面第二部选择更改的电容封装,这里选择电容类封装库;五、点击需要的电容型号封装,点击【确定】;六、如果说这些已安装的库里没有我们想要......
  • 【原理图PCB专题】案例:Cadence能设计一个没有管脚的器件吗?
        在工作中突发奇想,如果Capture原理图中设计一个没有管脚的器件是不是可行?比如说有一些logo,如果在PCB绘制或完成时进行放置,那又怕会忘记。如果说在原理图就能放置,那么导入PCB后就可以直接变成器件的形式,是否就能完美的从设计上解决这个忘记放置的问题?    因......
  • Yarn原理图
            Yarn是hadoop的三大组件之一,是资源调度器,负责资源调度和资源的分配。具体原理如下图:        客户端向resourceManager发送资源请求。        RM接收到请求之后,会在某一台机器上创建ApplicationMaster,并建立心跳机制进行反向注册,并合计自......
  • 1001-基于51单片机LCD液晶显示器的8路抢答器(8路,串口,LCD1602)原理图 仿真 源代码
    1001-基于51单片机LCD液晶显示器的8路抢答器(8路,串口,LCD1602)原理图仿真源代码功能描述:8路抢答器1、提前抢答视为违规抢答,蜂鸣器提示2、A机为选手按钮控制,B机为主持人控制。双机通过串口通信3、可设置抢答时间:10s,20s,30s,40s4、LCD显示抢答过程有哪些资料:1、仿真工......
  • 工业图像输出卡设计原理图:FMC214-基于FMC兼容1.8V IO的Full Camera Link 输出子卡
    FMC214-基于FMC兼容1.8VIO的FullCameraLink输出子卡  一、板卡概述 基于FMC兼容1.8V IO的Full Camera Link 输出子卡支持Base、Middle、Full Camera link信号输出,兼容1.8V、2.5V、3.3V IO FPGA信号输出。适配xilinx不同型号开发板和公司内部各......
  • 图像信号处理卡设计原理图:FMC213V3-基于FMC兼容1.8V IO的Full Camera Link 输入子卡
    FMC213V3-基于FMC兼容1.8VIO的FullCameraLink输入子卡 一、板卡概述   该板卡为了考虑兼容1.8V电平IO,适配Virtex7,Kintex Ultrascale,Virtex ultrasacle + FPGA而特制,如果要兼容原来的3.3V 也可以修改硬件参数。板卡支持1路Full Camera link输入,同时......