74LS74分频电路实现

一、简述

74LS74是双D触发器（上升沿触发），其管脚图及功能如下：

74LS74内含两个独立的D触发器，每个触发器具有数据输入（D）、置位输入（/PR）、复位输入（/CLR）、时钟输入（CP）和数据输出（Q、/Q）。/PR和/CLR的低电平会使输出预置或清除，而与其它输入端的电平无关。当/PR和/CLR均无效（高电平）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端 。
 

二、分频实现

2.1  二分频

原理：

D触发器上升沿触发，所以每当时钟信号的上升沿到来，输出才会翻转（高电平--->低电平或低电平--->高电平），所以两个完整周期的时钟信号才会出现一个完整周期的输出信号，从而实现二分频。

仿真电路：

波形：

2.2  四分频

2.2.1  实现方式一：将实现二分频的D触发器串起来

仿真电路：

波形：

2.2.2  实现方式二：一片74LS74直接实现

原理：

我们把第一个D触发器的各引脚记为D1、Q1、~Q1,同样的第二个记为D2、Q2、~Q2

根据上表我们可以得出下图的波形图，黄色是时钟信号，蓝色是Q2输出的四分频信号，绿色是D2处的信号 

仿真电路：

波形：

文中用到的Proteus仿真常用器件及图示总结详见另一篇文章，为方便大家查看链接附上https://blog.csdn.net/m0_74067088/article/details/140571514

74LS系列芯片介绍讲解以及在Proteus和Multisim中的使用可参考另一篇文章，链接附上 https://blog.csdn.net/m0_74067088/article/details/140594061