标签：软硬件芯片 IP 驾驶智能 Chiplet CPU 混战

软硬件融合-芯片-自动驾驶-汽车混战

参考文献链接

https://mp.weixin.qq.com/s/cTiote9tSEndJQWZTU2zZQ

https://mp.weixin.qq.com/s/d911uP-0AmiUOg06PruKKQ

https://mp.weixin.qq.com/s/WtlKDy-B6H-JCCBRLGzrmg

https://36kr.com/p/1967131715865734?channel=wechat

https://mp.weixin.qq.com/s/GQYNqRTXx1gZlShM2v3_Ig

软硬件融合的时代

《软硬件融合的时代》是本公众号正式发布的第一篇文章，在还没有多少粉丝的情况下，获得朋友们的大量转发支持，使得阅读量迅速过千。这篇文章，代表了编者对本公众号的基本定位，以及对行业的整体看法。

半年多过去，对软硬件融合，很多朋友以及行业专家给了很多的反馈，有赞誉和肯定，也有中肯的意见和建议。在跟大家的碰撞中，编者自己也加深了对软硬件融合的更系统更深刻的理解。在此，对《软硬件融合的时代》修订一版，与大家分享讨论。

快速迭代，持续提升！相互学习，共同进步！

1 软硬件的定义

指令是软件和硬件的媒介，指令的复杂度（单位计算的密度）决定了系统的软硬件解耦程度。按照指令的复杂度，典型的处理器平台大致分为CPU、协处理器、GPU、FPGA、DSA和ASIC。从左往右，单位计算越来越复杂，灵活性越来越低。也即是说CPU具有最高的灵活性以及相对最低的性能；而ASIC则具有最高的性能以及相对最低的灵活性。

如果一个任务在CPU运行，则认为为此任务为软件运行；如果一个任务在协处理器、GPU、FPGA、DSA或ASIC运行，则认为此任务是硬件加速运行。通常，除CPU之外，其他处理器都不是图灵完备的，因此异构计算通常是CPU+xPU的架构，也即异构计算是软件和硬件加速协同运行。

2 软件的发展日新月异

2.1 新技术层出不穷，并且快速迭代

IT行业发展太快，唯一不变的只有“更加快速的变化”。基本上2年一个行业热点技术方向，云计算、大数据、物联网、人工智能、区块链、自动驾驶、边缘计算、5G等新的场景或技术在持续不断的推进着信息技术的迅猛向前。

人工智能是这一切技术的核心，人工智能训练需要大数据，大数据的价值挖掘需要人工智能，人工智能促使云计算落地到更多的场景，人工智能使得自动驾驶可以快速落地。更加重要的是，已经出现的技术方向还以非常快的速度在快速迭代。例如，云计算在五六年前还主要聚焦在互联网相关的虚拟世界，现如今已经深入到各行各业，并且还在不断的演进。据IDC报告，2020年，全球云IT基础设施支出首次超过传统IT。未来，一切IT设施都将云化。

2.2 新的技术对性能提出了更高的要求

大数据对数据的传输、处理、分析和存储都提出了更高的要求；
人工智能需要更多的算力和数据进行训练和推理；
区块链通过分布式的共识算法来提高整个系统的可信度，意味着更高的算力和数据吞吐要求；
自动驾驶对服务的实时性和可靠性提出了更加苛刻的要求；
5G通信是催化剂，催生了更多的应用和数据；
还有更多的新技术在挑战底层的硬件平台的性能极限，无法一一列举。

2.3 运行软件的CPU，已经达到性能瓶颈

上世纪九十年代，每18个月，CPU性能就会翻倍，这就是著名的摩尔定律。如今，CPU性能提升每年只有3%，要想性能翻倍，需要20年。这意味着，CPU越来越难以担当起未来算力持续快速提升的核心主力。

2.4 云计算的发展，对硬件提出了更多的要求。

云计算便捷了IT基础设施的扩容，也方便了更多的用户可以上云。云计算多租户的模式，促使了单个数据中心数以万计的硬件服务器规模。例如AWS在全球拥有 22个地理区域和69个可用区，服务器数量为400万台左右。量变引起质变。云计算庞大的规模，使得许多需求已经超越硬件个体的基本要求，而是宏观规模所引起的更多更复杂的需求。例如，在云的场景组织下，不再是传统如硬件设备级的资源映射，而是更细粒度级的服务调用映射，庞大系统解构的同时多租户、多系统、多服务共存。与此同时，云计算为用户提供了各种类型的基于云服务的全球性产品，如AWS的服务包括计算、存储、数据库、分析、联网和内容分发、机器学习、移动产品、开发人员工具、管理工具、物联网、安全性和企业应用程序等大类。丰富的服务类型，意味着针对各种特定的场景，如高性能计算、机器学习、内存数据库、网络转发、存储等，进行了定制的、优化的服务设计。

3 硬件的门槛越来越高

3.1 硬件工艺的发展

苹果公司自研的ARM CPU M1基于TSMC 5nm工艺，具有160亿个晶体管，如此巨大规模的设计，使得M1集成了8核CPU和8核GPU，并且每个处理器都可以非常奢侈的使用内部Register、Buffer或Cache资源（这些是晶体管消耗大户）。

TSMC 5nm刚刚量产，其3nm工艺已经在路上，2nm、1nm也都在未来几年的路线图中。并且，TSMC已经开始在攻关0.1nm工艺，半导体工艺即将进入亚纳米（埃米）时代。

特别是在存储领域，近些年来还兴起了3D封装技术，使得集成电路从二维进入三维。

以及芯粒（chiplet）机制，把多个芯片裸DIE集成到一起，从3D到4D，都进一步增强了单位面积的晶体管集成度。工艺持续进步、3D堆叠以及Chiplet多Die互联，使得芯片从2D->3D->4D。这些技术的进步，意味着在芯片这个尺度，可以容纳更多的晶体管，也意味着芯片的规模越来越大。

3.2 硬件设计的挑战

就像是一个硬币的正反两面，硬件工艺的进步，单芯片容纳更多晶体管的同时，在单个芯片里集成更多的设计，容纳不同架构的大规模处理引擎。如此大规模的设计，其复杂度势必成倍增加，失败的可能性也在增加。成本增高，失败可能性增加，一里一外的影响，共同推高了硬件设计的风险。另外，如此大规模的硬件，软件系统如何驾驭？也是一个非常大的挑战。这需要从体系结构层面，结合软件和硬件一起，来协同应对挑战。

3.3 硬件加速大规模复制的挑战

CPU虽然相对性能最差，但极致的灵活性，使得CPU成为很多领域计算平台的不二选择。现如今，由于CPU性能瓶颈，我们不得不采取硬件加速的方式来持续提升算力。

但极致定制的ASIC，跟特定的场景密切相关，其灵活性很低。这意味着ASIC很难覆盖多个用户各自不同的场景；同时，由于业务的快速迭代，即使同一个用户，ASIC也很难满足用户未来若干年的业务场景迭代。场景覆盖以及业务迭代覆盖这两个难题，是限制ASIC大规模应用落地的根本原因。

4 近些年来的一些发展趋势

4.1 以TPU为代表的DSA兴起

2017年图灵奖获得者John M. Hennessy和David A. Patterson认为，随着CPU的性能增加越来越缓慢，未来十年将是体系结构的黄金年代，通过DSA（Domain Specific Architecture，特定领域架构）的设计，可以进一步提升性能。

DSA是一种ASIC（相比CPU、协处理器、GPU、FPGA），是在传统ASIC基础上向灵活性的一种回调。例如谷歌TPU，支持一些简单的特定指令集，可以通过软件编程，但本质上是ASIC的一种变种。DSA因为其灵活性，相比ASIC能够覆盖相对更多的场景，实现定制设计成本和性能的兼顾。

4.2 单芯片多种架构处理器共存

未来芯片设计规模越来越大，单芯片集成更多架构的处理器成为一种非常常见的设计，也可以称为，多异构混合计算（Intel称为超异构计算）。如何驾驭如此复杂的异构混合计算平台，如何实现更友好的软件编程能力，则成为一个尤为重要的事情。

英特尔推出的One API是一个统一的软件架构，希望能够跨硬件、跨厂商地把不同硬件加速能力统一。OneAPI可以支持CPU、GPU、FPGA以及AI加速等类DSA处理器。

4.3 基于微服务和容器虚拟化的云原生

微服务是相对传统的“巨服务”而言的。传统的服务把前端呈现、业务逻辑和后端数据库等功能整合在一起，非常的复杂。通过把巨服务复杂的功能解构到不同的微服务中，多个微服务协同完成一项工作。把服务解构到不同的服务器，则意味着更多的东西向流量。近些年来，随着Docker和Kubernetes的快速流行，云原生的概念深入人心。容器相比虚拟化具有更轻量的安全封装，更小的运行实体粒度以及更多产品服务的相互配合。云场景下，是复杂系统解构的同时，多租户多系统共存。表现在硬件上，微服务和容器场景下，对迁移的需求相对不高，但对硬件更细粒度的虚拟化要求非常之高，并且，其灵活性对接口弹性的要求也非常之高，与此同时，会产生更多的东西向流量以及对网络延迟的敏感等。

4.4 云计算的业务和管理分离

云最典型的特征是多租户，基于多租户的视角，可以把云简单的分为业务和管理两个层次。在传统计算机虚拟化架构里，业务层也即虚拟机，而管理层则为宿主机，业务和管理共存于CPU运行。AWS的NITRO系统，创造性的架构重构，把业务和管理分离到两个硬件实体中，业务运行在CPU，而管理则运行在NITRO芯片中。这个趋势最本质的价值在于硬件加速提升性能，而最大的价值则是业务和管理完全分离，提高了安全性。

4.5 云边端深度协同，成为一个超级大系统

站在整个云边端的视角：

云计算是算力中心，负责服务的管理，ML训练，镜像管理，设备生命周期管理，数据存储，安全等；
边缘计算依然是以云为中心，将算力、数据、应用、服务延伸到边缘端。基本功能：数据存储，实时响应设备事件，设备控制，ML推理，安全机制，脱机运行等。
而终端设备的主要功能：数据采集，设备控制，基本的数据处理，物模型，数据及事件交互，设备固件更新等。

云、边、端三者一体化协同，成为一个整合的大系统。需要把云端的服务下拉到边缘侧运行，来提升服务响应，需要考虑服务与终端的交互。因此，需要考虑云和边，甚至终端，的异构环境一致性问题，以及服务的适应性问题。需要从芯片硬件、到系统级框架和库、以及上层应用系统的多方协作。

5 软硬件融合

5.1 软硬件之间的鸿沟越来越大

任务在CPU软件运行，性能低下，CPU已经不堪重负；而定制ASIC，受限于研发周期以及无法大规模复制，产品研发风险很大。
软件的新技术以及迭代越来越快；而硬件的更新换代却越来越慢。
芯片开发高投入高风险，严重制约着软件的进一步发展空间。

站在硬件加速的角度，CPU的性能瓶颈需要更多专用DSA来加速，而云的场景下则需要更多灵活性的资源及任务调度，甚至是跨CPU、跨异构处理器平台的调度。如何平衡硬件性能和软件灵活性，则是需要重点考虑的事情。

5.2 软硬件融合概念

复杂而分层的系统、CPU的性能瓶颈、宏观的规模以及特定场景服务，使得：软硬件融合的过程其实就是系统不断卸载的过程。

软硬件融合不改变系统层次结构和组件交互关系，但打破软硬件界限，通过系统级的协同设计，达成整体最优。传统分层很清晰，下层硬件上层软件；软硬件融合的分层分块，每个任务模块是软件还是硬件，或软硬件协同，都有可能。软件中有硬件，硬件中有软件，软硬件融合成一体。宏观的看，越上层越灵活软件成分越多，越下层越固定硬件成分越多。庞大的规模以及特定场景服务，使得云计算底层Workload逐渐稳定并且逐步Offload到硬件（被动趋势）。软硬件融合架构，使得“硬件”更加灵活，功能也更加强大，这样使得更多的层次功能向“硬件”加速转移（主动抢占）。

5.3 软硬件融合的应用领域

因为云计算：

多租户多系统共存，是当前最复杂的计算场景；
相对其他场景，对性能的需求更高，是CPU最先遇到性能瓶颈的场景；
相比其他场景，云计算场景考虑的因素较少，主要是算力，以及如何更好的提供算力。

软硬件融合从云计算的软硬件挑战中抽象出来，系统化、理论化，并且持续不断的迭代完善。反过来，软硬件融合作为一个系统性的理论指引，可以指引包括云计算、自动驾驶等复杂系统场景的芯片及软硬件系统设计。

软硬件融合：

面向对算力需求再上10-100倍的场景；
面向更多的各种复杂系统场景；
面向超异构混合计算。
软硬件融合，既是理论和理念，也是方法和解决方案；
CPU + 协处理器 + GPU + FPGA + DSA + ASIC的多异构混合计算；
每个Workload都是在软硬件均衡/解耦基础上的再协同；
连接（软件之间的连接、软硬件的连接、硬件之间的连接）和调用的极致性能和灵活性；
让硬件更加灵活、弹性、可扩展，弥补硬件和软件之间的鸿沟；
兼顾软件灵活性和硬件高性能，实现既要又要；
应对云计算、大数据人工智能、自动驾驶等各种复杂应用挑战；
解决芯片一次性成本过高导致的设计风险；
等等。

5.4 软硬件融合的意义

从量变到质变，未来必然是软硬件深度融合的发展大趋势！

Chiplet和RISC-V是不是中国芯片弯道超车的机会？

芯片，应该是目前人类能够创造最精密、内部最宏大的技术工程。其内部宛若一个微缩的城市，而建成这个城市需要的一砖一瓦都是标准化的“预制件”——半导体IP(Intellectual Property)，这些经过验证的、可重复使用且具备特定功能的“预制件”，以搭积木式的开发模式帮助缩短芯片开发时间、降低研发风险。

根据WSTS的数据，芯片设计IP销售额在2021年达到54.5亿美元。今年5月，国际研究机构IPnest发布了“2021年设计IP报告”，对全球IP供应商进行了排名，包括按营收排名，按许可排名，按版税排名。

如图所示，在前十名中Arm依然坐稳IP头号交椅，市场占有率更是高达40.4%。排名第二第三的是两家EDA厂商Synopsys和Cadence。可以看出，全球主要的IP供应商主要来自英美，尤其是在高端CPU、GPU等核心IP和IP-芯片-应用一体化生态上，国际大厂已经形成了较高的技术壁垒。

近年来中国半导体行业的飞速发展，让全行业对IP的需求进入爆发式增长时期，鉴于外商市占率超90%，中国急需自主研发的先进IP技术和产品。需要正视的是，国内IP企业虽然正在向国际领先IP厂商全面追赶，但行业整体底子还较为薄弱，要从成熟的IP标准上超越难度很大。更好的办法是在新兴技术上寻求突破，利用好国内半导体设计和应用企业数量众多的优势，下游驱动上游，加速迭代。

业界普遍认为利好国产IP行业的新趋势包括Chiplet、RISC-V以及一些定制化IP等。虽然国内企业在IP to C(消费类)领域失去了先发的软硬件生态优势，但在目前中国高速发展的智能驾驶、安防监控、物联网等IP to B(行业类)单一应用场景却有着后来者的优势，因为这些新领域还尚未形成垄断型的软硬件生态。

在8月25日举办的中国集成电路设计创新大会暨IC应用博览会(ICDIA 2022)上，奎芯科技产品副总裁王晓阳，奎芯科技市场及战略副总裁唐睿，芯动科技VP/技术总监高专，芯耀辉技术支持总监刘好朋，芯联芯市场开发及销售总监王炳立以及安谋科技产品研发负责人刘澍接受了《电子工程专辑》等媒体的采访。大家就Chiplet的IP复用、标准选择、商业应用场景，RISC-V与MIPS架构在中国的前景进行了讨论，对于IP供应商与中国本土IC设计公司的合作也分享了心得。

01 Chiplet是整个半导体行业的新契机

鉴于美国政府当前对中国科技企业的打压政策，一些涉及先进工艺的技术面临封锁风险。对于渴望创新的中国半导体厂商来说，如何利用好Chiplet技术，使IP复用和硬件化用于异构集成，是加快下游企业迭代、实现多元化创新并提高良率、降低成本的重要一环。
奎芯科技市场及战略副总裁唐睿如今摩尔定律走到尽头，一些大芯片利用工艺提升性能的方式也走到了极限，唐睿认为，在这种前提下要实现降本增效，Chiplet可能是一条必由之路，因为“如果加快芯片设计和迭代速度，本质上就会加快整个行业的进展。中国软件行业之所发展比较快，就是凭借了应用驱动的迭代速度，在某些领域逐步追上甚至赶超国际大厂。”王晓阳认为，当前国内IP公司最紧要的任务是全面覆盖半导体IP的种类和制程，这样未来才有机会在国产制程上为上下游客户提供更好的解决方案。“留给我们的时间不多了，Chiplet可以加快这一进程。IP公司则是做Chiplet较好的独立第三方，不管面对IC设计公司、Foundry还是终端厂商都可以起到承上启下的作用。”芯动科技则是极少数成功量产Chiplet的技术提供商之一，在两三年前已经布局Innolink™ Chiplet互联接口的研发，发布了支持Interposer、Substrate和PCB等3种互联方式的自研Innolink A/B/C IP。高专表示，今年发布的Chiplet快速互连(UCIe)1.0规范，与芯动Innolink方案架构基本一致，“从多年来对各种应用场景的分析和开发来看，我们认为，使用Chiplet互联最理想的环境就是采用UCIe这样的公开标准，统一标准无疑将实现对大芯片生态更强的赋能。不同芯片只要遵循协议就可以实现互联。”过去大家做芯片，往往是基于内部IP自己的接口协议，仅仅实现自有功能的互连，没有标准的连接协议。UCIe规范的发布对于所有芯片和IP厂商来说是一个丰富芯片功能、寻找更多增量市场的契机。“通俗来说，如果客户的CPU芯片支持UCIe标准，芯动的IP也支持这个标准，那么就能更方便地在客户的产品上增加更多feature(功能)。所以Chiplet的思路是用UCIe的统一标准定位更好的应用场景、找到最佳的芯片功能组合;而不是为了做Chiplet，硬生生地把应该在一起的芯片拆成两个或者几个。”高专说道。芯动科技VP/技术总监高专

02 Chiplet用全球标准，还是自家标准?

其实在UCIe发布之前(2022年1月)，国内也在着手定制自己的Chiplet标准。2021年5月，中国计算机互连技术联盟(CCITA)在工信部立项了《小芯片接口总线技术要求》，由中科院计算所、工信部电子四院和国内多个芯片厂商合作展开标准制定工作。
目前，该标准的第一版草案已经完成，按照流程应在2022年第一季度，在工信部中国电子技术标准化协会网站上挂网征求意见，第二季度完成技术验证计划制订，年底前完成技术验证，并完成标准文本的确定，进行初版标准的发布工作，首个版本发布即可用。国内标准与现有的UCIe标准，两者有何异同?如果同时发展下去，会不会在半导体行业内出现割裂现象?对此王晓阳认为，两个标准在底层上不会有太大区别，区别主要体现在上层协议中。UCIe的上层协议主要是英特尔集成的PCIE( Compatible Expressions)，“本质上里面有着商业利益的驱动，希望将其他厂商聚集到自家生态下来，一方面扩大了x86 IP核的授权，另一方面可以为这些Chiplet产品做代工生产及封装。”而中国做自己的Chiplet标准，想要达到的目标不是非此即彼，是可以在底层兼容甚至覆盖UCIe后，再在上层协议中针对不同的场景做差异化。“我们不一定完全跟着UCIe走，可以做出自己的一致性协议，”王晓阳说到，“中国人做事一直比较包容，可以在兼容国际标准的前提下，做出自己的标准。我们的思路是即便有一天国际标准不对华开放了，也不会被卡脖子。”奎芯科技产品副总裁王晓阳刘澍也认同这种两条腿走路的做法，“国际上可以有一个技术标准和联盟，国内同行也能走出自己的一片天地。” 安谋科技是UCIe联盟会员，同时也加入了国内的Chiplet联盟，两个联盟都在探索和定义 die-to-die(裸片到裸片)或chip-to-chip(芯片到芯片)之间的物理层、协议层实现。“我们希望在技术上，中国小芯片联盟和UCIe是相通的，但在很多标准和定义上国内需要自主可控，通过两条腿走路就可以达到目的。” 刘澍以服务器处理器为例，Arm此前在全球推广基于标准的Server Ready合规计划，旨在帮助用户安全、合规地部署Arm服务器系统。同时在国内还有绿色软件联盟，帮助定义中国Arm服务器软件生态标准，“我们希望在这样的架构和生态上让大家健康发展，无论在国内还是国际，都达到技术相通但自主可控的目的。”

03 Chiplet要靠商业和技术双驱动
标准有了，接下来就是产品的量产和商业化。目前低端芯片对Chiplet还没有太多需求，市场上主要是大芯片公司、晶圆代工、封测厂商主导，这里就涉及到各公司之间利益和开放性的问题。早在2017年，美国就成立了一个针对Chiplet互连标准制定的组织ODSA，他们曾提出Chiplet market的概念，即未来Chiplet市场会像淘宝一样，买不同的模块、IP回来自己组装。
但王晓阳认为，实现这种“淘宝”难度很大，因为不是每一家公司都拥有“组装”库和组装能力，所以Chiplet当前更依赖Foundry。“我个人的理解，Foundry作为一个商铺，大家把自己的组装部件放在他那供选择。但Foundry最大问题在于看不到系统层面，所以需要IP公司这样的第三方，去了解客户要什么?芯片能做成什么样?从系统设计到封装设计都安排好，Chiplet的未来应该是合作的形态，而不是一家搞定。”从这个角度来看，Chiplet的流行会给对IP厂商业务带来极大的促进。原先芯片设计公司支付IP授权费，都是绑定研发一款芯片支付一次，除了Arm很少有公司按销量收取Royalty(版税)。“如果做成Chiplet，IP授权的商业模式会改变，不再跟设计绑定，而是跟销量绑定的。”唐睿说到，这样也增加了风险，“因为IP企业也要开始控制自己的供应链，要预测芯片销量，对客户要更有选择性。总体上IP企业的收入会增加很多，但是利润率会略微下滑。”安谋科技产品研发负责人刘澍Chiplet作为一种可以帮助产业升级和跨越摩尔定律的技术，无疑是非常有前景的，但我们不能将它作为帮我们填补与国外芯片厂商差距的杀器。刘澍认为，既然我们能够把14nm拼出7nm的效果，国外也可以把3nm拼出1.5nm效果，“这不是让我们弯道超车的杀器，但它是可以让我们短期跨越摩尔定律、跨越算力极限的方式。”虽然Chiplet是Die-to-Die、chip-to-chip的设计，但会对整个芯片的拓扑结构带来很大影响。现在一颗大芯片里几十个、上百个Arm内核很常见，再加上几百T的NPU和网络数据传输功能，未来不大可能全集中在一个SoC中。尤其是在工艺瓶颈制约下，做成Chiplet是必然性的结果。这里还涉及到memory的分配，需要针对不同的内核，将不同类型的算力分割开来。中间还有物理层和协议层互联问题，外面还有吞吐量和数据交换的问题需要解决。“这些跟IP核、EDA工具、验证、生产制造环节紧密相关，我们需要根据上述约束条件去调整IP核。” 刘澍说到，“Arm是片上互联的最大的IP提供商，现在要把它变成片间的Die-to-Die协议，就需要在IP协议和传输层上做很多适配来创新，包括跟Foundry、EDA工具商的配合，让他们的生产和验证得到充分保障。”Chiplet这条路才刚开始，其本身的成熟发展和成本降低也会需要较长时间才能看到，刘澍认为这个时间可能在一到两年。在这之前，需要国内外联盟、IP厂商、EDA厂商、芯片厂商、设备厂商和Foundry之间更多的合作。在王晓阳看来，Chiplet并不是为了证明自己能而做，一定需要商业和技术双驱动。商业驱动主要是基于成本考虑，而技术驱动则是在先进工艺来到5nm以下后，很多I/O接口和混合信号接口没有办法继续用先进工艺做下去，不得不单独拿出来用成熟工艺做。

04 相较于RISC-V，MIPS风险更低?
近年来国内最热的CPU架构非RISC-V莫属，这是一种基于精简指令集(RISC)原则的开源指令集架构(ISA)。不过RISC-V并不想开源软件那样“开源代码”，而是一个开放的标准，其管理者RISC-V基金会仅负责维护Specifcation(指令集架构标准)，并不维护Source code(源码)。
这意味着RISC-V CPU的具体实现，仍需要可靠、高质量的商业化解决方案。其优势在于与大多数指令集相比，RISC-V指令集可以自由地用于任何目的，允许任何人设计、制造和销售RISC-V芯片和软件而不必支付给任何公司专利费。但是RISC-V的作者们可以在BSD许可证之下自由进行的CPU设计，该许可证允许RISC-V芯片设计等衍生作品可以像RISC-V本身一样公开开源发行，也可以是闭源或者是专有财产。“实际上，MIPS和RISC-V的相似度非常高，MIPS的出现甚至更早，具备更完整的生态，指令集的丰富程度也更好。” 王炳立说到。芯联芯智能科技有限公司成立于2018年12月，虽然成立时间不是很长，但该公司已经获得了MIPS中国所有的知识产权和永久性经营权，拥有能够支撑SOC全系列的IP产品。MIPS是曾经的三大CPU架构之一，仅次于x86和Arm，在当前中国集成电路产业的大好形势下，也是一种较为自主可控的CPU IP，配合国内的优质芯片设计服务，能够很好地解决国产化问题。芯联芯市场开发及销售总监王炳立王炳立表示，芯联芯拿到的MIPS知识产权包含对于原始架构的延伸权，可以在原架构基础上合理、合法地增加和减少指令，并在原微架构上做更新。“这种更新主要基于MIPS原始指令集，针对当前应用热点进行新开发。另一方面，MIPS提高CPU性能的方法有单线程、多线程，或单发射、多发射、乱序再流水线加深等。尤其是开发高端CPU时这几点很重要，我们正在持续地优化性能，以针对特定市场开发更好的CPU IP。”对于RISC-V，芯联芯也做了较多研究，包括分析相似、缺乏的指令，并在一些指令上做改进。目前芯联芯客户的大部分应用是基于MIPS架构，紧密关注RISC-V的发展也能给他们一些参考，保证客户CPU产品具备更完善的专利保护。很多人以为RISC-V像Linux一样开源，但事实上Linux拥有独立的专利保护组织OIN社区(Open Invention Network)，加入其中的厂商会承诺互不侵犯专利权。MIPS也有类似保护专利的组织，“所以采用MIPS CPU，对于专利保护会更好。” 王炳立说到。2018年6月，Wave Computing收购了MIPS公司;2018年12月，Wave正式宣布即将开放MIPS架构;2020年8月，芯联芯取得MIPS 科技公司的核心技术永久商业授权……在经历的过去几年的波折后，MIPS架构终于迎来了自己的春天。王炳立透露，芯联芯收购MIPS时，中国区的销售量是6830万颗IP，到2021年已经达到1.73亿颗，而在2022年上半年又超过了这个数据。最后在高性能产品上，MIPS也有布局16集流水线，除微架构设计外， CM模块设计也具备丰富经验，可以在原始基础上再做演进。

05 与国内IC设计公司紧密合作
当前虽然国产的EDA、IP产品已经取得不错的成绩，但国内用户在采用时仍有一些顾虑，尤其是直接集成到芯片中的IP，一旦出问题就需要对芯片重新配套。如何打消芯片厂商的顾虑?刘好朋分享了他业务一线的经验，芯耀辉的做法主要有几方面：
芯耀辉技术支持总监刘好朋第一，本土IP产品要向引导业界的厂商看齐，要能超过他们或至少达到同一水平。开发IP时就要确保这个IP能给客户产品带来优势，客户才有交流下去的意愿，IP才能做进一步技术上的规划。第二，客户在采用新IP时会面临成熟化问题。这种情况下，IP厂商要和客户保持紧密合作，在开发IP的过程中就给客户一定的成熟度，让客户了解开发过程中的质量能否达到客户期望。第三，要做进一步的IP服务。国外巨头在国内的IP市场份额超过90%，但是国外厂商相较本土厂商，其实没那么接地气，国内客户要求的差异化服务，国外厂商往往不愿意承接。作为本土IP供应商，“芯耀辉更愿意贴近客户，根据客户要求，结合SOC知识做子系统、硬化之类的定制化。一直到后期的芯片调试等，都能给客户更好的体验。”但是定制化和通用性之间存在矛盾，如何平衡两者需要找到一个最好的点，刘好朋认为这也是国产IP厂商需要考虑的。王晓阳认为，国内目前已具备相当的芯片设计水平，更需要解决的是如何把芯片设计落地，其中涉及到生态建设、软件开发等。对于IP公司来说，需要在这个领域更多能为国内芯片公司赋能，把分工细化。无论初创还是成熟的芯片设计公司，很多团队都在做重复的事。比如做一款SoC，买回IP后做集成这一系列动作，几乎每家都一样，那么这些公司的核心优势护城河就在于软件和生态。以AI芯片公司为例，算法、软件做得好就是竞争力，如果SoC硬件大家都差不多，不如将这部分业务剥离给专业的公司做，芯片设计公司则专注核心业务。唐睿认为半导体产业是下游驱动上游，IP、EDA等产业链上游要解决的是工程问题，不是科学问题，而工程问题恰好是最需要磨合的。国外厂商相较于国内的优势在于拥有多代产品迭代经验，客户在使用过程中不断发现、解决问题。“本土厂商现在面对最佳的国产替代机会，有大量IC设计公司愿意采用国产IP和工具，这是长足的进步。”刘澍曾在Arm工作14年，现在在安谋科技也工作了4年，从他个人体会来说，这两个角色已经融为一体。安谋科技作为合资公司，有两个最主要使命：一是把Arm的国际先进技术带到中国来;二是让中国产业继续和国际保持接轨，并且参与到全球的生态建设和产品竞争中去。完成这两个使命对中国半导体产业很关键，刘澍认为，中国目前整个半导体产业一个明显趋势是“小公司办大事，大公司带方向”，几千家初创公司中不乏做EDA、大芯片、材料的，“这些小公司都是很小的规模，但要完成很大的历史使命。过去国内公司总是参照苹果、高通、英特尔这些公司，现在要看中国的大公司如何带领整个产业往前走。”IP供应商能做的，首先是积极和国内大企业、大公司合作，开发出优于国际公司的解决方案，一起向一流国际公司发起挑战;对于小公司，Arm和安谋科技也开发一整套IP计算引擎，用各种类型的产品服务于这些要办大事的小公司。刘澍说到，“小公司不可能像大公司一样花大量资源和时间把底层技术全部累积好，我们帮他们累积好了，可以快速地帮他们快速推出方案。”

06 哪些应用最能拉动IP市场?

那么IP厂商的用户——芯片公司，最关心什么问题呢?无疑是什么应用最能拉动需求。这两年，新能源车、HPC(高性能计算机群)是最热门的赛道，几年前火爆的手机行业则呈现下降趋势。
高专认为，考虑到将来AI应用普及会推动大量视频、数据计算上云，对算力的需求非常大，整个HPC应用前景良好。而且从台积电的财报可以看出，其HPC业务已经超过手机，呈现持续强劲增长态势。“但是HPC涉及先进工艺大芯片，国内虽然芯片设计公司众多，但量产使用先进工艺大芯片的还比较少，未来这会是国内芯片的主战场。”对此，芯动未来也会充分发挥其在高性能计算领域的全球竞争优势，尤其是最前沿的全系高端DDR、高速SerDes和Innolink™ Chiplet等高性能“三件套”核心IP，为国内先进工艺大芯片提供先进技术和量产助力。总在国产替代的大潮下，高速互联IP仍是相对蓝海的市场，虽然从下游市场的调研数据中，数据中心在近期稍有下滑，但比起消费类电子来说可以忽略不计“(数据中心)其实还是相对比较稳定上升的市场，而其中最需要的就是互联IP，” 唐睿说到，做算力的扩展就必须有互联技术，这是现在数据中心的刚需。车用芯片更是不折不扣的当红炸子鸡，哪怕在今年半导体产业整体下滑的情况下，车用市场依旧在往上走。原先消费类电子芯片可能占晶圆的一半用量，未来则是数据中心、车用和消费类电子三分天下的格局，“互联IP基本上也是往这个格局在走，而且是蓝海市场，有更大的机会。” 唐睿说到。刘澍表示，安谋科技内部有一整套完善的车规IP流程，包括在中国开发的CPU等产品都已过车规。“这套流程会视客户需求提供，如果需要可直接做成车规产品;如客户没有know-how，我们也会把做过的流程和相关知识传导给客户，帮助他完成更好的芯片。”

奕行智能EVAS完成3亿+元的Pre-A轮融资

奕行智能科技（广州）有限公司（以下简称“奕行智能”）近日宣布完成超过3亿元Pre-A轮融资。本轮融资由广汽资本领投、东方富海联合领投，越秀产业基金、国创中鼎等产业及明星机构联合投资，老股东和利资本、临芯投资、火山石资本、海微科技等继续加码（排名不分先后）。在完成这轮融资后，公司已完成超5亿元的融资金额，目前公司已建立过百人的整建制完整团队，并和头部客户进行深入合作，即将成为面向全球市场的领先的自动驾驶芯片公司。

自动驾驶行业进入2.0发展阶段

行业亟需开放易用的自动驾驶芯片

业界对未来高阶自动驾驶加速落地的路径形成共识，自动驾驶进入了L2++量产落地的2.0阶段。将L4拆分成单独的L2++功能模块逐一攻克难点，诸如自动变道、自动超车、记忆泊车、代理泊车、红绿灯的直行/左转/右转等，这些功能算法复杂程度高、数据量丰富，越来越多的客户希望将数据和算法掌握在自己手里，以技术为核心，做出差异化的产品，形成并保持自己的竞争优势。这要求芯片厂商能在满足L4算力需求和低成本的前提下，提供底层软硬件开放的平台，支撑车企更有效地利用数据进行算法的开发，这就需要有真正开放易用的自动驾驶芯片来支持。

自动驾驶芯片需翻越多座山峰

公司已组建业内资深全建制团队

自动驾驶芯片设计成功，并真正被应用需要翻越多座山峰：

（1）AI算效提升的难题；

（2）大SOC芯片复杂架构设计难题；

（3）先进工艺制程物理设计挑战；

（4）性能，功耗，通用性的互相约束性问题；

（5）安全性保障及可靠性设计难题；

（6）软件工具链的完备性和易用性难题。

这些难题对于芯片公司人员的高性能芯片设计经验、AI运算单元的优化能力、芯片生产封装测试质量保障、软件工具链配套资源、安全设计经验能力等设置了很多道门槛。

奕行智能于今年一月份成立后，已经快速组建了近150人的核心团队，覆盖了从自动驾驶算法及芯片应用、前后端实现、软件和工具链等决定产品成功的关键领域，在多核异构计算SoC芯片的核心设计know-how、先进制程数字前后端设计、视频数据流全链核心IP的能力、车规芯片量产能力、软件算法工具链能力和对车厂客户支持方面都有足够的经验覆盖。同时，公司也在成立之初并得到了国内头部客户的大力支持，使奕行能够有更快的速度和更大的可能性量产客户满意的产品。

公司目前已构建了完整覆盖自动驾驶各层级发展需要的产品矩阵，为主机厂和行业客户提供“平台开放、设计均衡、成本可控”的芯片方案，加速自动驾驶真正量产落地到千家万户。

广汽资本总经理袁锋表示：“汽车产业正加速向智能化发展，中高算力自动驾驶芯片预期将成为未来产业的核心关键技术，需求增长明显。近年广汽资本持续在智能汽车芯片、半导体及自动驾驶等领域进行深度布局。投资奕行智能，是广汽发挥“链主”价值，发掘、推进优秀科技企业融入产业，携手为智能汽车产业强链补链的重要布局。未来，我们将整合广汽资本的产业赋能优势和奕行智能的中高算力芯片设计经验，从应用源头开始共同加速自动驾驶芯片国产化进程，提升车企在‘卡脖子’环节的自主可控，进一步推动汽车产业往高质量方向发展。”

东方富海中小企业发展基金投资副总监杨冠东博士表示：“L2++/L3自动驾驶技术渗透具有非常强的预期且不断加速，自动驾驶SoC芯片作为智能驾驶汽车中最为核心以及门槛最高的部分之一，市场空间巨大。自动驾驶技术的量产应用级别不断提升的同时，高级别自动驾驶应用也不断往低价格区间汽车渗透，对高性价比大算力国产化自动驾驶芯片需求明确且愈加迫切。此外，自动驾驶SoC芯片往下可进一步渗透应用至自主移动机器人等诸多领域，市场空间非常广阔。

公司核心创始团队为国内自动驾驶芯片创业公司中最专业最完备最顶尖的团队之一。公司核心创始团队主要为芯片和汽车行业背景老将，具有多颗大型计算和汽车芯片的设计及量产经验，且团队产品能力全面，覆盖芯片、算法、软件、车规等各方面，具有完整闭环能力，相信很快会为行业带来高性价比、富有支持力的优异产品。我们对奕行智能的未来充满期待，对中国智能汽车行业的未来充满期待！”

越秀产业基金管理合伙人、总裁卢荣表示：“随着智能汽车“新四化”带来的智能汽车电子电器架构升级和智能化需求不断提升，自动驾驶芯片SoC正迎来发展机遇期。作为智能驾驶芯片赛道的重要参与者，奕行智能团队在大算力芯片设计、车规芯片量产能力、端到端覆盖等方面拥有深厚实力。越秀产业基金持续看好国内智能网联汽车产业链的投资机会，持续发力布局该产业链并投资了一大批优秀企业。我们认可奕行智能在产品定义能力、商业化落地方面的丰富经验和独特优势，未来将充分发挥自身优势及产业资源，与产业伙伴共同赋能，助力奕行智能在智能汽车和自动驾驶领域的快速成长。相信我们可以成为奕行智能在粤港澳大湾区最有力的支持伙伴。”

作为公司天使轮融资的领投方，和利资本本轮融资继续加持。和利资本执行合伙人张飚表示：“奕行智能自成立以来，在团队建设，客户开发及供应链管理方面取得了超出我们预期的成绩。吸引了过百人的优秀人才加入团队，进一步增强了团队实力；和头部客户开展了实质的合作，为产品落地提供了基础；得到供应链的大力支持也有助于提高产品性价比。和利资本作为一家专注半导体的投资机构，对自动驾驶、汽车电子领域的光明未来坚信不疑，我们将利用和利资本在业内的充沛资源和丰富经验为公司和创业团队提供强有力的持续支持。”

创始人刘珲表示：“非常感谢Pre-A轮投资人对奕行智能的信任和老股东的持续支持。在过去10个月的时间里，奕行智能在复杂的内外部环境下按照我们既定的策略稳步的成长。中国智能汽车产业的蓬勃发展使能了我们在自动驾驶芯片行业的巨大机会，但是一颗成功的自动驾驶芯片的生命力并不来自于暴力的堆砌AI算力，而是应该能够根据客户的场景和算法做最均衡的适配，帮助客户以最便捷的方式来部署算法及应用。国内自动驾驶芯片公司在做精做细上大有可为，奕行智能团队正在与重要的汽车客户紧密合作，打造真正符合市场和客户需求的产品。“

大众和地平线合资公司引入强援，前华为智能驾驶负责人苏箐加盟

大众斥资24亿欧元（约186亿元）和芯片新星地平线组建合资公司的消息，震荡了行业。巨额资本，不仅聚拢资源，也吸引着顶级人才。

36氪从多位行业知情人士处获悉，伴随大众和地平线合资公司的组建，前华为高管、自动驾驶界风云人物苏箐，也将加入该公司，或担任某项技术负责人。

10月16日，大众汽车和地平线发布官方声明称，大众汽车旗下软件公司CARIAD将与地平线成立合资企业并控股。大众汽车集团计划为本次合作投资约24亿欧元，该交易预计在2023年上半年完成。合资公司人选方面，大众CARIAD将任命CEO，地平线任命CTO。

苏箐的加盟已有铺垫，去年12月，苏箐从华为离职，据36氪了解，苏箐随后就加入了大众在中国设立的软件子公司CARIAD。而此次与地平线合资，是大众集团新任CEO奥利弗·布鲁姆在中国的最大手笔布局，精兵强将加持，强补智能化短板，是决心所在。

对于上述信息，36氪向大众集团进行求证，大众方面表示：暂无可提供的官方信息。

苏箐曾是华为的核心技术骨干，担任过华为终端首席架构师，参与领导开发了华为达芬奇AI芯片架构，但其更多为业内熟知，则是在其出任华为智能驾驶业务负责人之后。

2019年，华为成立汽车业务BU，苏箐担任其中的智能驾驶产品部部长，带领自动驾驶系统方案ADS团队。华为汽车不断宣讲做增量部件供应商的定位，就是想吃到智能汽车零部件产业链的大蛋糕，而苏箐带领的ADS团队帮助华为打出了响亮的一枪。

2021年上海车展期间，华为ADS团队推出的量产智能驾驶系统装上北汽极狐车型，在上海街头进行了无人驾驶演示，该事件一度霸屏社交媒体，引发热议。

苏箐也开始对行业现象发出激烈评价，包括称“Robotaxi公司都会完蛋”，谈及特斯拉事故，其表示“机器进入人类社会和人类共生的时候机器是一定会造成事故率的，讲难听点就是’杀人’”。

这些言论让苏箐名声大噪，但也给华为带来舆论压力。2021年7月，华为宣布罢免苏箐：“苏箐在参加外部活动谈及自动驾驶技术与安全时，针对特斯拉发表了不当言论。苏箐已就其个人不当言论进行了深刻检讨，但鉴于其言论造成的不良影响，华为决定免去苏箐智能汽车解决方案BU智能驾驶产品部部长职务。苏箐将去战略预备队接受训战和分配。”

随着苏箐进入华为战略预备队，他的ADS团队也被摆上了华为和大众汽车的谈判桌。36氪最早在去年10月报道了这一合作，华为多名重量级高层和大众全球高层密切接触，计划组建自动驾驶合资公司，为大众汽车提供方案，大众出资，华为出技术，苏箐等核心人才也会转战合资公司。

但显然，从结果来看，这笔交易后来被芯片公司地平线“截胡”。大众汽车中国CEO贝瑞德接受媒体采访时表示，双方的合作在2022年年初开始。晚于华为。

至于华为和大众为何没有走到一起？36氪从华为内部听到多种声音，有看法认为，华为高层剥离ADS团队的意见不一致，因为华为后续的inside方案、智选车业务同样需要一支强有力的自动驾驶团队，而另有人则表示，ADS团队坚持直奔L4自动驾驶策略，这与汽车业务掌舵人余承东的需求不一致，因此华为有意向剥离ADS，但报价相对较高。

在大众和地平线的官方通告中，大众将出资24亿欧元，持有合资公司60%股份，获得控股权。与华为类似，地平线也是一家拥有自动驾驶芯片技术的公司，同时也在理想汽车等公司的车型上证明了量产交付能力。

从历年销量数据看，中国市场销量占到大众汽车全球份额的30%-40%，是其全球最大单一市场。但挑战已经不容忽视，国内新兴的造车势力如蔚来、理想汽车等，以及比亚迪、特斯拉等成熟的电动车公司，已经在智能和电动上，快速抢占市场声量，大众汽车在中国的市场份额也应声下跌。

智能和电动化布局，是跨国车企在中国持续耕耘绕不开的命题。大众24亿欧元和地平线合作之前，通用汽车已经斥资3亿美元投资了国内自动驾驶公司Momenta。

有行业高管向36氪直言，以后国外车企大都需要在国内深度绑定一家自动驾驶技术合作方，首要的原因是，国内的自动驾驶公司响应更快，更能配合智能车的迭代节奏，其次，全球各地对数据合规都有严格要求，而自动驾驶涉及测绘等安全操作，更增加了本地化需求。

大众24亿欧元的巨额投资，叠加关键人才、潜力合作方，显然是这家车企巨头在中国市场参与智能化角逐的一次庄重宣告。

面向能源互联网数字孪生的电力物联网关键技术及展望

以电力为核心的能源互联网具有典型的非线性随机特征与多尺度动态特征，传统机理模型分析和优化控制方法已经难以满足能源互联网规划设计、监测分析和运行优化的要求。数字孪生系统可实现能源互联网从物理实体到虚拟空间的实时完整映射，为机理模型提供海量模拟的试验与评估环境，并结合数据驱动的方式对机理模型进行补充，电力物联网技术为精确构建能源互联网的数字孪生系统提供了数字化与智能化基础，构建连接全社会用户、各环节设备的智慧电力物联网体系。

面向能源互联网数字孪生系统构建需求，电力物联网技术需要解决两个关键科学问题：

图1 面临的核心科学问题

在物理世界向虚拟世界映射方面，如何形成能源互联网的动态多维、多时空尺度高保真模型，实现物理数字融合建模。针对能源互联网具有随机性和不确定性、难以单纯通过物理机理进行描述或求解的问题，基于电力物联网感知层和边缘层的数据资源，利用数据驱动建模方法从参数辨识、场景拟合、行为预测等方面对物理机理模型进行补充和提升，在保证信息安全的前提下，形成实时完整映射的数字虚拟系统，支撑电力业务场景智能应用。

在虚拟世界向物理世界反馈方面，如何进行能源互联网双系统的迭代交互与动态演化，实现资源协同互动。有效利用数据的双向流动与价值挖掘，通过数据与知识融合的人工智能等先进数字技术，赋智业务场景应用，实现虚拟数字空间与真实物理空间的协同互动与反馈优化。

围绕以上两个关键科学问题，提出电力物联网“端–边–管–云–智”分层体系架构。该架构作为一个整体解决框架与思路，将传感、网络、平台和人工智能等现代信息技术与能源系统深度融合在一起，通过贯穿感知、传输、海量数据处理、智能协同决策等多环节来解决物理数字融合与资源协同互动这两大核心问题，并在空间范围、时间尺度与智能深度等多方面支撑未来能源互联网数字孪生系统更高的要求。在“端”层应用高性能传感器来全面加大感知覆盖力度；在“边”层利用边缘计算技术实现数据的就地处理、现场判决；在“管”层融合先进通信技术，实现各类传感器即插即用、本地和广域灵活接入；在“云”层通过数据存储、计算、共享等提供弹性资源保障的物联管理平台；在“智”层基于深度学习、强化学习、知识引导及群智优化等技术提供多种智能业务应用。
核心技术　　

按照“端–边–管–云–智”分层架构梳理出三大类核心技术：

精准感知与高效通信技术，为 “端”层和“边”层提供数字化感知与边缘计算能力基础，为“管”层提供数字传输渠道，精准感知技术主要聚焦在新型传感机理、微纳器件制备、高效供电方法、边缘计算技术、自主可控人工智能芯片等方向，高效通信技术主要聚焦在宽带高可靠超多跳自组网技术、窄带多层次大规模自组网技术等方向；

高并发接入与海量数据管理技术，为“云”层提供物联终端与海量数据管控、存储、共享基础，高并发异构物联终端接入管控技术主要聚焦在软件定义终端模型技术、异构通信技术和终端代理服务等方向，海量数据存储共享技术主要聚焦在分布式数据立方体技术、“物联网一张图”技术和多元数据融合共享等方向；

融合建模与趋优进化技术，在“端–边–管–云”数字化基础之上，为能源互联网数字孪生提供物理数字融合建模与支撑更高阶业务场景智能应用能力，是“智”层支撑技术，电网物理数字融合建模技术主要聚焦在数据模型对机理模型的改进、机理模型对数据模型的指导以及构建混合模型等方向，电网资源协同趋优技术主要聚焦在计算机视觉理解感知、知识图谱多模态认知推理、混合增强智能、群体智能等方向。
应用场景　

电力物联网智能应用场景广泛，本文重点从设备、电网和用户三方面选取典型应用。

一、电力设备故障智能感知与诊断

图2 电力设备故障感知与诊断应用技术路线

在设备故障诊断领域，目前电力设备存在信息多源、状态评价困难、故障诊断率低等技术瓶颈。随着电力系统中物联传感终端数量的不断增加，电力设备传感监测数据呈现信号多源异构、样本质量不均衡、故障样本较少等特点，为全面刻画设备运行状态，可通过多源数据协同感知与压缩感知、多模态数据融合、知识图谱认知推理等技术，研发电力设备状态评价、故障诊断预警与检修辅助决策等智能应用，确保电力系统安全可靠运行。

二、源网荷储自主智能调控

图3 基于深度强化学习的电网自主智能调控应用技术路线

在能源互联网运行优化领域，当前源网荷储要素多样、源荷双侧不确定性突出，导致新能源消纳能力不足，可通过强化学习、模型/数据交互驱动、群体智能等方法，采用源网荷储广泛感知与预测、多元协同调度、分布式自主控制，提高分布式可再生能源利用率，实现源网荷储泛在资源的自主智能调控。

三、综合能源自治协同与多元服务

图4 综合能源自治协同与多元服务应用技术路线

在用户用能管理领域，综合能源由于多能互补潜力挖掘不够充分，存在能源利用效率不高等问题，可基于多能源感知数据，开展多能流时空特性分析与运行模式推演、多能流分布自治控制、综合能源集群协同优化及综合能源定制化多元服务技术研究，提高综合能源服务精准匹配度与满意度。
结论　

目前电力物联网建设仍处于初级阶段，未来电力物联网将有效提升系统可观、可测、可控能力，加快电网信息采集、感知、处理、应用等全环节数字化、智能化能力，为打造数字孪生电网、推进电网向能源互联网升级提供关键技术支撑，其重点发展方向包括：

全景感知方面：传感器本体将向微型化、低功耗、多参量、网络化方向发展，边缘智能将向轻量级、嵌入式、软件定义、自主芯片替代技术、工控级操作系统开发、端边云协同技术方向发展。

高效传输方面：将向协议统一化、5G大连接技术、空天地一体化、电力定制化发展，使电力系统具备网络化、在线化、泛在化特征。

融合平台方面：将向泛物联模型柔性定义、云边端智能协同、多模态数据自融合、可信计算和动态安全防护与追踪技术等方向发展。

智能应用方面：将从浅层特征分析发展至深度逻辑分析，从环境感知发展至自主认知与行为决策，从电力系统业务辅助决策发展至核心业务决策。具体来说，在设备方向重点发展基于多模态信息与知识推理的电力设备状态分析与运维决策，在电网方向重点发展基于混合增强智能与群体智能的源网荷储资源优化协调，在用户方向重点发展基于联邦学习与大数据分析的用电特性分析与数据增值服务，最终实现机器助人、机器代人，直至机器超人。

赵鹏，蒲天骄，王新迎，韩笑. 面向能源互联网数字孪生的电力物联网关键技术及展望[J].中国电机工程学报, 2022, 42 (2): 447-457.

ZHAO Peng, PU Tianjiao, WANG Xinying, HAN Xiao. Key technologies and perspectives of power internet of things facing with digital twins of the energy internet [J]. Proceedings of the CSEE, 2022, 42 (2): 447-457.