1b*4b的操作是通过4b或非门乘法器完成，然后再通过4b加法器两两相加。但是从真值表上来看，2个4b或非门乘法器加1个4b加法器完成的工作实际上可以通过一个由加法器和两比特IN控制的四选一Mux（或者说LUT）来完成。这样做的话可以直接节省掉21%的功耗。
提出的这个并行多位输入结构下（即并非bit serial的输入4b数，而是并行的把4个4b输入给送进去，从而提升吞吐率），由于要1cycle算完4个4b和4个4b的乘累加，所以电路复制了四套。由于在LUT方案下可以加法器可以share，可以share的原因是激活值的不同数位乘以的是相同的4bit权重。不像原来的方案那样加法器也要做复制，尽管在1b-input情况下LUT方案会比原来的方案Macro Size大出7%（Mux比或非门乘法器大导致的），但是在并行多位输入的4b-input的情况下，Macro Size反而会减小，比原方案少16%的面积。
time-stealing技术
