首页 > 其他分享 >MILIANKE-F8-CZ07-7035/7045(MZ7035FA)开发平台硬件手册

MILIANKE-F8-CZ07-7035/7045(MZ7035FA)开发平台硬件手册

时间:2022-10-23 14:46:40浏览次数:74  
标签:PS 底板 FPGA F8 核心 接口 7045 CZ07 模块

1产品概述

    自2017年MZ7035系列开发平台发布以来,MZ7035系列开发平台和核心模块经过多次迭代升级,在工业自动化、水利电力控制设备、医疗图像设备等领域广泛应用,产品性能接受了广大客户的检验,稳定可靠。2021年因芯片普遍紧缺涨价,MZ7035核心模块再次升级以确保供货稳定和降低用户的使用成本。

2硬件参数概述

MILIANKE-F8-CZ07-7035/7045(MZ7035FA)开发平台硬件参数

SOC型号

XC7Z035FFG676-2I/ XC7Z045FFG676-2I

ARM主要参数

Cortex-A9 双核主频 800M

FPGA主要参数

型号

XC7Z035FFG676-2I

XC7Z045FFG676-2I

架构

Kintex7

Kintex7

速度等级

-2

-2

逻辑单元(Logic Cells)

275K

350K

查找表(LUTs)

171900

218600

Block RAM(#36kb Blocks)

17.6Mb

19.2Mb

DSP(DSP slices)

900

900

触发器(Flip-flops)

343800

437200

XADC

1路(和GPIO复用)

1路(和GPIO复用)

GTX

8对

8对

核心电源

1.0V电源最大输出30A

PS DDR

DDR3L 1GB 1066MHZ*32bits

PL DDR

DDR3L 1GB 1600MHZ*32bits

EMMC

8GB/4GB

SD卡

1路TF卡接口

FLASH

256Mbit QSPI-Flash

PS晶振

33.3333MHZ(核心模块上)

PL晶振

100MHZ(核心模块上)

GTX晶振

MGT111 BANK 时钟引出到核心板预留位置

MGT112BANK 156.25MHZ(底板上)

SFP+

2 路 SFP+接口,单路最大支持 10.3125Gbps 使用MGT112 BANK

PCIE接口

PCIE2.0 X4使用MGT111BANK

SATA

2路

千兆以太网

PS 端 1 路千兆网 RJ45接口

HDMI

1 路 HDMI 输出,支持 DVI1.0/HDMI1.0协议,最大输出1080@60fps

USB HOST

4 路 USB HOST,可接 USB 外设

USB 串口

底板 1 路 USB 转串口,MicroUSB接口

EEPROM

1路24LC02

RTC

1路DS1337

按键

底板 4 个

LED

底板 4 个

JTAG接口

1路使用下载器进行调试和下载

FEP扩展IO

FEP高速扩展接口,HR BANK,96GPIO/48对差分,修改核心模块ADJ电阻调整电压

电源输入

核心模块

5V@3A

功能底板

12V@2A

连接型号

核心模块

广濑 FX8-120P-SV92 2个 FX8-100P-SV92 1个

 

底板

广濑 FX8-120S-SV92 2个 FX8-100S-SV92 1个

 

FEP-底板

泰科5177983

 

FEP-子卡

泰科5177984

外形尺寸

核心模块

70mm*60mm

功能底板

200mm*110mm

连接器合高

8mm

3核心模块

4功能底板

5硬件详细描述

1:ZYNQ SOC

核心模块搭载了一颗 XILINX 可编程 SOC 芯片 XC7Z035/045-FFG676-2I。该芯片集成了ARM Cortex-A9 双核CPU以及可编程逻辑单元,同时具备了硬件编程和软件编程功能。

SOC型号

XC7Z045FFG676-2I

ARM主要参数

Cortex-A9 双核主频 800M

FPGA主要参数

型号

XC7Z035FFG676-2I

XC7Z045FFG676-2I

架构

Kintex7

Kintex7

速度等级

-2

-2

逻辑单元(Logic Cells)

275K

350K

查找表(LUTs)

171900

218600

Block RAM(#36kb Blocks)

17.6Mb

19.2Mb

DSP(DSP slices)

900

900

触发器(Flip-flops)

343800

437200

XADC

1路(和GPIO复用)

1路(和GPIO复用)

GTX

8对最高速率10.315Gbps,支持 PCIE Gen2

 

2:DDR内存

核心模块搭载了4片镁光(Micron)DDR3L内存。2片与ZYNQ的PS内存接口相连;另外2片与 FPGA 的 PL 连接,用户可通过MIG访问 PL 部分的内存。

单片DDR内存大小是 512MB ,数据接口是16bit。PS 端2片内存组成32bit数据接口,内存大小1GB,内存数据主频 高达 1066MHZ,数据带宽可达 1066MHz*32bit。PL 端 2 片内存组成 32bit 数据接口,内存大小1GB,内存数据主频高达1600MHZ,数据带宽可达 1600MHz*32bit。

注意:由于 Vivado 软件中 DDR 的型号不全,为兼容核心模块使用的 DDR,使用软件时,选择MT41K256M16 RE-125,核心模块根据市场供货,以及商业及工业级会选用以下几种型号进行量产:

    MT41K256M16TW-107:P(商业级DDR 用于商业级核心模块)

    MT41K256M16TW-107 IT:P(工业级DDR 用于工业级核心模块)

MT41K256M16TW-107AAT:P (车规级DDR 用于工业级核心模块)

2-1:PS DDR原理图

PS DDR无需进行PIN脚约束,使用的时候只需要对ZYNQ IP的DDR配置部分正确设置相关参数。

 

2-2:PL DDR原理图

PL部分DDR需要使用到MIG配置,PIN脚约束需要在MIG中定义。通过阅读原理图,可以快速正确定位FPGA的PIN脚号,比如PL-DDR3-D12对应于FPGA的G4脚,PL-DDR3-D15对应于FPGA的F4脚。

3:QSPI

4bit SPI FLASH,可用于保存数据和代码。

主要技术参数:256Mbit:

-x1, x2, and x4 支持

-最高时钟104 MHz, MIZ7035 rates @ 100 MHz 4bit 模式下可以达到 400Mbs

-工作于 3.3V

-为了正确使用 QSPI FLASH 工作于 4bit 模式, MIO[1:0,8]需要被正确设置。 MIO[8]需要通过 一个 20K 的上电阻上拉到 3.3V,让 4bit FLASH 可以工作于反馈模式。 Zynq 只支持 24bit 的寻址 空间,256Mb 是通过内部 bank 的切换实现全部访问。

注意:核心板模块的QSPI FLASH型号根据市场货源而定,目前米联客使用以下3种型号,客户购买板卡的时候如果需要知道型号可以问下客服,一般编程可以不需要知道型号。

MT25QL256ABA1EW9-0SIT

S25FL256SAGNFI000

S25FL256SAGNFI001

PS部分的FLASH IO在ZYNQ IP中配置,通过阅读原理图,可以快速正确定位QSPI FLASH 的MIO的位置。

4:EMMC

核心板焊接了4GB/8GB大容量的 EMMC,EMMC 连接到了 ZYNQ 的 PS 端接口,接口采用 SD 模式。EMMC 具备体积小,容量大,使用方便,速度快等优点,数据时钟可以达到 50MHZ。由于直接焊接在核心板上,因此可以使用在震动或者环境相对恶劣的场合。

注意:EMMC根据应用场合供货情况会选择不同的兼容型号目前已经量产过的EMMC型号如下:

KLM8G1GEME-B041(商业级EMMC用于商业级核心模块)

MTFC8GAKAJCN-4M(工业级EMMC用于工业级级核心模块)

KLMBG4GEUF-B04P(车规级EMMC用于工业级级核心模块)

KLMBG4GEUF-B04Q(车规级EMMC用于工业级级核心模块)

PS部分的SDIO IO在ZYNQ IP中配置,通过阅读原理图,可以快速正确定位EMMC所在的SDIO1的MIO的位置。

5:SD接口

开发板 TF-CARD与主芯片PS部分连接,支持SDIO 模式。TF-CARD 可以用来保存数据和程序, 如 LIUNX 操作系统。PS 部分相关的引脚是 MIO[40-47],其中包含了TF卡检测信号。 TF 卡由于没 有写保护功能,因此写保护不起作用。由于TF卡工作在3.3V ,而MZ7035FA工作于1.8V,因此使用了TXS02612作为电平桥接芯片。

PS部分的SDIO IO在ZYNQ IP中配置,通过阅读原理图,可以快速正确定位TF卡所在的SDIO0的MIO的位置。

6:PS系统时钟

    对于PS的系统输入时钟只需要在ZYNQ IP核中正确设置时钟频率,不需要进行PIN脚约束。

7:PL时钟

    PL一路时钟接到BANK34的C8脚,由于BANK34是DDR3L BANK 所以定义FPGA IO的时候可以使用SSTL135电平约束。

8:GTX时钟

核心板上的GTX时钟

功能底板上的GTX时钟

MGT时钟的PIN脚定义可以通过阅读原理图直观获知。

9:上电复位

开发平台上电复位信号是 PS_POR_B,此复位信号接到上电复位芯片TPS3106K33DNVR。

开发平台外部复位信号是 PS_RST,此复位信号接到功能底板的按键输入。

10:模式开关

模式开关在核心板上,通过设置模式开光,可以实现JTAG模式、SD卡模式、QSPI模式的切换(只有新版本核心板支持,老版本的核心板只支持SD模式和QSPI模式)

模式

SW-PIN1

SW-PIN2

JTAG

ON

ON

SD

OFF

OFF

QSPI

ON

OFF

 

 

 

11:PS以太网

以太网芯片集成在核心模块上,可以简化用户板卡的布线难度,降低用户板卡的硬件成本。

PS部分以太网RGMII接口在ZYNQ IP中配置,通过阅读原理图,可以快速正确定位以RGMII接口所在的ETH0的MIO的位置。

以太网的RJ-45接口在功能底板上

12:PL以太网

PL集成了2路PL以太网,在BANK35,该BANK是HP BANK,IO电平是1.8V

 

为节省成本,2个PHY芯片共用一个时钟芯片

13:USB2.0接口

OTG芯片采用USB3320_QFN32,已经集成在核心模块上。

PS部分USB2.0 OTG接口在ZYNQ IP中配置,通过阅读原理图,可以快速正确定位USB2.0 OTG接口所在USB0的MIO的位置。

在功能底板上通过HUB芯片扩展4路USB2.0 HOST接口

每一路USB接口都具备过流保护功能

14:USB串口

ZYNQ ARM UART1通过CP2104 USB转串口芯片实现和电脑通信,用于信息调试。

PS部分UART串口在ZYNQ IP中配置,通过阅读原理图,可以快速正确定位以UART USB串口接口所在的UART1的MIO的位置。

读者需要注意,这的UART_TXD 实际上是数据从UART芯片发送到ZYNQ芯片,UART_RXD数据是从ZYNQ芯片发送到UART芯片。

 

在底板上的接口

15:HDMI接口

功能底板的HDMI输出接口直接由FPGA驱动,支持最大1080@60fps输出。

    功能底板的原理图中,为了快速直观定位到FPGA的PIN脚,在定义的功能网络部分有具体的FPGA PIN脚号。如下图所示,HDMI1_FPGA_D0_P 对应于FPGA的J13,HDMI1_FPGA_D0_N对应于FPGA的K13。

16:SFP+光口

XC7Z035/045FFG676-2I共用2组共8对GTX接口。在MZ7035FA-035/045中,其中MGT112用于SFP+光通信接口,最大支持速率10.3125Gbps.

在功能底板上,MGT112引出到SFP+接口

17:SATA接口

剩余的2对GTX用于连接到SATA接口,注意我们米联客不提供SATA IP和测试demo

18:PCIE接口

PCIE金手指

XC7Z035/045FFG676-2I共用2组共8对GTX接口。在MZ7035FA-035/045中,其中MGT111用于PCIE2.0 X4

19:EEPROM

20:RTC时钟DS1337

21:按键

在功能底板上有4个按键,其中SW1 和SW2分别接到了FPGA的V13 和V19脚,SW3接到了PS 的MIO50

22:LED

在功能底板上有5个LED,其中LD1~ LD4分别接到了FPGA BANK34的J10、B9、J11和D91脚,LD5脚接到了PS的MIO51

23:JTAG接口

核心板上JTAG接口

功能底板上JTAG接口

24:FEP高速扩展接口

FEP高速扩展接口可以用于单端IO的通信,单端IO最高250M,也可以用于LVDS的通信,也可以满足GTX 5G以下的通信。对于MZ7035FA-035/045,FEP的扩展接口也是核心板上的ADJ BANK,通过修改ADJ BANK电压可以满足多种应用场合。

原理图红色部分为全局时钟IO,绿色部分是局部时钟IO

25:电源管理

25-1:核心板电源管理

25-2:功能底板电源

26:散热片

定制散热片,强劲散热。

6 ZYNQ-XC7Z035/045-FFG676 BANK 分布

7技术支持

技术支持形式包括米联客社区、QQ群、微信、电话、公众号等,但是不限于以上方式。

 

米联客官方社区:www.uisrc.com

 

米联客社区FPGA/SOC QQ群:

群1:516869816         群2:543731097

群3:86730608         群4:34215299

 

技术微信:18951232035

技术电话:18951232035

 

官方微信公众号:

8售后

1、7天无理由退货(人为原因除外)

2、质保期限:本司产品自快递签收之日起,提供一年质保服务(主芯片,比如FPGA 或者CPU等除外)。

3、维修换货,需提供淘宝订单编号或合同编号,联系销售/技术支持安排退回事宜。

售后维修请登录工单系统:https://www.uisrc.com/plugin.php?id=x7ree_service

4、以下情形不属于质保范畴。

A:由于用户使用不当造成板子的损坏:比如电压过高造成的开发板短路,自行焊接造成的焊盘脱落、铜线起皮 等

B:用户日常维护不当造成板子的损坏:比如放置不当导致线路板腐蚀、基板出现裂纹等

5、质保范畴外(上方第4条)及质保期限以外的产品,本司提供有偿维修服务。维修仅收取器件材料成本,往返运 费全部由客户承担。

6、寄回地址,登录网页获取最新的售后地址:https://www.uisrc.com/t-1982.html

9销售

天猫米联客旗舰店:https://milianke.tmall.com

京东米联客旗舰店:https://milianke.jd.com/

官方淘宝生态店:https://milianke.taobao.com

销售电话:18921033576

 

公司地址:常州溧阳总部:常州溧阳市天目云谷3#楼北201B/201C

南京研发基地:南京市栖霞区仙林大道181号5幢2220/2221

10视频

目前官方课程视频站正在筹建中,在线视频观看地址:https://www.uisrc.com/video.html

标签:PS,底板,FPGA,F8,核心,接口,7045,CZ07,模块
From: https://www.cnblogs.com/milianke/p/16818527.html

相关文章

  • CF818G Four Melodies 压缩图建边
    看到题解有压缩图的tag,以为是很高大上的玩意点进去发现竟然是不要建多余的边捏..正确性:如果a->下一个和它值差为1的元素,那么后面还有好几个和它值差为1的元素呢?能完美......
  • PCF8563
    PCF8563 是PHILIPS公司推出的一款工业级内含I2C总线接口功能的具有极低功耗的多功能时钟/日历芯片。PCF8563 的多种报警功能、定时器功能、时钟输出功能以及中断输出功......
  • Oracle数据库修改字符集编码为AL32UTF8
    正常做短信平台,字符集编码格式一般都是ZHS16GBK,偶尔会遇到要改成AL32UTF8查看当前使用的字符集编码SQL>selectuserenv('language')fromdual;USERENV('LANGUAGE')-......
  • IDEA debug模式下修改变量后运行 ALT + F8 然后选中变量,右键可以修改变量值 Set Val
    IDEAdebug模式下修改变量后运行ALT+F8然后选中变量,右键可以修改变量值SetValue首先运行Debug模式来到30行,可以见到这个时刻入参configPath,对于if的判断结果是t......
  • utf8与utf8mb4之间的区别
    刚才在navigate中创建表格时未找到utf8,但看到了比较相似的utf8mb4.所以对这两个编码之间的区别进行了搜索,得到总结,可以将utf8mb4看成utf8的升级版。以下是搜索到的资料......
  • [CF868F]Yet Another Minimization Problem
    做题时间:2022.10.15\(【题目描述】\)给定一个长度为\(n(2\leqn\leq10^5)\)的序列,把他分成\(k(2\leqk\leq\min(n,20))\)个子段,每个子段的花费是其中相同元素的对......
  • 飞思卡尔MC56F8346MFVE解密成功(恩智浦)MC56F系列芯片解密
    解密型号MC56F8122VFAE MC56F82348MLH MC56F84462VLH MC56F1668VLHMC56F84766VLH MC56F83163VLH MC56F84550VLF MC56F84442VLHMC56F82733MFM MC56F8166VLF ......
  • CF823div2B
    cf823div2B题目链接题目大意多组测试数据,有\(n\)个点在数轴上,他们想要集会,每个点到目标点\(y\)的时间为$$t_i+|x_i-y|$$试求所有点到\(y\)中最长时间的最小值。思路......
  • cf823div2C
    cf823div2C题目链接题目给你两个字符串\(s_1,s_2\).每次操作可以让\(s_1\)的前k个和\(s_2\)的后k个交换。询问是否可以通过多次上述操作,使得\(s_1=s_2\)。思路这种题......
  • CF827F Dirty Arkady's Kitchen
    linkSolution我们可以看出的是我们可以在一条边上反复来回来拖延时间。于是我们就可以发现我们可以把边拆成奇偶分开来考虑。我们可以设\(f_{u,0/1}\)表示到点\(u\)......