【Xilinx】vivado methodology检查中出现的critical Warning

问题

TIMING #1 Warning An asynchronous set_clock_groups or a set_false path (see constraint position 118 in the Timing Constraints window in Vivado IDE) between clocks gtwiz_userclk_rx_srcclk_out[0] and mmcm_clkout0 overrides a set_max_delay -datapath_only (position 125). It is not recommended to override a set_max_delay -datapath_only constraint. Replace the set_clock_groups or set_false_path between clocks with point-to-point set_false_path constraints

        这个时序警告指出在Vivado设计套件中存在一个配置问题，具体来说，是关于时钟域之间的约束冲突。

警告详情

• 问题: 存在一个异步的 set_clock_groups 或者一个 set_false_path 约束，这与另一个 set_max_delay -datapath_only 约束相冲突。
• 时钟: 警告涉及到的时钟是 gtwiz_userclk_rx_srcclk_out[0] 和 mmcm_clkout0。
• 约束位置: 提到的约束在 Vivado IDE 的 "Timing Constraints" 窗口中的约束位置分别为 118 和 125。

解决方法

1. 检查时钟约束：打开 Vivado IDE 并检查 "Timing Constraints" 窗口，找到位置 118 和 125 的约束。

2. 理解约束含义：

   • set_clock_groups: 用于定义时钟组，可能涉及到时钟之间的关联性。
   • set_false_path: 用于指定不应在时序分析中考虑的路径，常用于异步时钟域之间的信号传输。
   • set_max_delay -datapath_only: 用于设置数据路径上的最大延迟。

3. 修改约束：根据警告信息，建议不要使用 set_clock_groups 或 set_false_path 来覆盖 set_max_delay -datapath_only 约束。可能需要重新配置这些约束，以确保它们不会相互冲突。

4. 使用点到点约束：警告建议用点到点的 set_false_path 约束来替换当前的约束。点到点约束可以更精确地指定哪些路径应该被忽略，而不是整个时钟域。

5. 重新运行时序分析：在修改约束后，重新运行时序分析以确保问题得到解决。

6. 考虑设计意图：在修改约束之前，需要考虑设计的整体意图和要求，以确保修改不会影响设计的性能和功能。

7. 寻求帮助：如果不确定如何修改约束，可以寻求 Xilinx 技术支持或在技术社区中寻求帮助。

是否需要改动设计

• 如果警告是由于约束配置不当导致的，那么通常不需要改动设计本身，而是需要调整约束文件。
• 如果警告指出了设计中的潜在问题，比如不恰当的时钟域处理，那么可能需要对设计进行一些调整。

        在处理这类问题时，重要的是要仔细审查约束并理解它们的相互作用，以确保时序分析的准确性和设计的可靠性。