首页 > 其他分享 >cadence allegro差分线单边走线

cadence allegro差分线单边走线

时间:2024-05-28 17:01:42浏览次数:21  
标签:走线 差分 allegro 点击 蛇形 一根 cadence 右键

像这种差分对交叉或者空间不够,我们可以先走一根,再去走另一根的时候做等长。

在走线时点击鼠标右键,勾选·single trace mode,先连接较远的一根。

再看右下角,注意等长,绿色即可,连第二根。这一步可以直接选蛇形走线

蛇形走线如图操作,先点击工具栏图标,在选择走线类型。

标签:走线,差分,allegro,点击,蛇形,一根,cadence,右键
From: https://blog.csdn.net/weixin_70775768/article/details/138193534

相关文章

  • Cadence allegro PCB添加层叠
    点击Setup→Cross-section或者直接点击工具栏如图所示图标,打开叠层页面。这个页面一开始可能固定在最上面无法拉动,这时我们只需要点击右下角缩放一下该页面,即可拖动。选中想添加的位置,点击右键出现如图所示页面,常用在下面添加。直接双击层叠名字也可以直接命名......
  • [转帖]Moving the JDK to a Two Year LTS Cadence
    https://blogs.oracle.com/java/post/moving-the-jdk-to-a-two-year-lts-cadence?spm=a2c6h.12873639.article-detail.10.27b5e6ceactmHU ExecutiveSummary:OracleproposestoshiftthecadenceofJDKLTSreleasesfromeverythreeyearstoeverytwoyears. ......
  • Cadence Virtuoso 打开 Layout 显示 undefined packet
    软件版本:IC617操作系统:CentOS解决办法:临时方法打开layout后。按住shift,点选左边layers窗口中的任一层次,弹出displayResourceEditor窗口。file->load。选择需要的drf文件加载即可。永久方法把display.drf文件复制到你的virtuoso启动目录即可参考链接......
  • Cadence 启动报错——无法检测到主机名
    软件版本:IC617操作系统:CentOS7*WARNING*clsInitfailed:Can'tdeterminehostname.Lockingisnotallowedwithhostname'localhost'.Checkthehostconfiguration....(略)解决方法sudosuhostnamecentos这里的centos可以改为你想要的hostname参考链接:ce......
  • 将商用器件的spice模型导入到Cadence Virtuoso中仿真
    需要的文件和软件器件的SPICE网表文件(后缀为.cir)CadenceVirtuosoLinux端文本编辑器SPICE网表文件有的器件商家可能提供的模型是PSPICE。PSPICE只是CadenceSPB套件的仿真器而已,内核都是SPICE。下载好SPICE器件模型(.cir文件)之后,应该打开看一眼,熟悉一下网表文件的构成。如......
  • 如何用cadence617仿真出gm/id所需图标
        上次推文主要讲了gm/id的理论方法,这次推文以NMOS为例,主要关注如何用cadence617仿真出所需要的三张图标。        关于gm/id方法的理论推理-CSDN博客        方法视频传送链接:                Thegmidmethodology,adesigng......
  • ANSYSEM导入cadence文件
    ANSYSEM导入cadence文件由于新版本取消与cadence直接连接的接口,因此cadence不能导出用于ansys模拟的ANF文件,siwave也取消了cadence的导入接口,因此hfss3Dlayout的cadence接口成为ansys与cadence链接的唯一接口。在hfss3Dlayout环境下,点击file》import》cadence/SPB可......
  • 【PCB专题】案例:Allegro怎么1:1在纸上打印出PCB板
        首先我们要知道为什么我们需要1:1打印出PCB板?为什么需要1:1打印    一般我们要1:1打印出来这个功能是在新画的器件封装验证、首板结构配合检查、多个板卡互连验证等情况下使用:    在新画了一个器件封装时,如果我们手上有实物,那么通过1:1打印出来后可......
  • Cadence——生成Gerber制板文件
    软件版本:CadenceSPBOrCADAllegro16.6打开AllegroPCBDesigner选择如下选项......
  • ALLEGRO怎么创建GROUPS以及运用GROUPS
     框选要创建模块的元器件,鼠标右键点击下面红色框里的选项    我们把它运用到其它相同的模块里去   ......