逻辑分析仪的应用

内容

1. 建立测试工程；
2. 新建逻辑分析文件；
3. 添加需要观测的信号；
4. 配置采样参数；
5. 保存逻辑分析仪文件；
6. 重新编译和配置。

Signal Tap Logic Analyzer是内嵌于Quartus Prime开发环境中的逻辑分析仪。可以将Signal Tap Logic Analyzer同设计电路一起配置到FPGA器件中。Signal Tap Logic Analyzer能够在电路工作期间，实时捕获电路内部节点的信号，通过JTAG接口将采集到的数据反馈给Quartus Prime，显示信号的波形。

下面以测试4选1数据选择器为例，说明Signal Tap Logic Analyzer的使用方法。

1. 建立测试工程

在4选1数据选择器的目录下，新建测试工程MUX4to1_tst，添加锁相环模块，提供5路信号，c0,c1,c2,c3,c4,c5,频率分别为4MHz、3MHz、2MHz、1MHz和100MHz。作为数据输入端d0,d1,d2,d3的输入和Siganl Tap Logic Analyzer的采样时钟。顶层工程如下图所示：

1. 新建逻辑分析文件

新建文件，选择Signal Tap Logic Analyzer File,将例化管理区中默认的名称修改为signaltap_MUX4to1。

1. 添加需要观测的信号

双击节点列表区的空白处，添加节点。过滤器选择Design Entry(all names),选择d0,d1,d2,d3,a,y。

配置采样参数

指定采样时钟和采样深度。把c4作为采样时钟，采样深度选择2k。

1. 保存逻辑分析仪文件

保存逻辑分析文件，添加到工程中。方便一起编译下载到FPGA。

1. 重新编译和配置

编译，下载。

1. 启动逻辑分析仪进行测试

单击分析按钮，设置sw1，sw0的状态，观测采集的结果，也可以连续测试。

分析完毕，可以将分析文件从工程中移除。

运用逻辑分析仪，主要就是根据测试需求，设置合理的时钟和深度。

参考文献

1. 张俊涛，陈晓莉.现代EDA技术及其应用.[M].北京，清华大学出版社。