MIPI接口在系统的实现如上图所示，MIPI DPHY提供了4 Lane的Rx接口，由Sensor提供Clock，并通过四条数据Lane输入图像数据。DPHY与CSI-2 Host Contrller之间通过PPI（PHY-Protocol Interface）相连，该接口包括了控制，数据，时钟等多条信号。CSI-2 Host Contrller通过PPI接口收到数据后进行解析，完成后通过IDI(Image Data Interface)或者IPI(Image Pixel Interface)输出到SoC的其他模块(ISP)；同时SoC通过APB Slave总线控制CSI-2 Host Contrller的相关寄存器。
标签：MIPI,CSI,Contrller,---,Host,IDI,Interface From： https://www.cnblogs.com/god-of-death/p/18168046