首页 > 其他分享 >vivado 向 SVF 目标添加器件

vivado 向 SVF 目标添加器件

时间:2024-04-05 22:31:32浏览次数:11  
标签:target SVF 器件 hw vivado 添加 my

SVF 目标添加器件 创建 SVF 目标后 , 可向其中添加器件以定义 SVF JTAG 器件链配置。 SVF JTAG 器件链配置应与目标硬件链相匹配 , 以 确保能正确执行 SVF 文件。 使用 Vivado IDE 单击“ + ”按钮以向 SVF 链添加赛灵思器件或非赛灵思器件。 单击“添加赛灵思器件 (Add Xilinx Part) ”时 , 会打开“添加赛灵思器件 (Add Xilinx Device) ”对话框。现在 , 您可选择 相应的赛灵思器件以供添加到 SVF 链中。 注释 器件只能添加到 SVF 器件链中。 提示 此对话框与 Vivado Design Edition 中所示略有不同 选中赛灵思器件并单击“确定 (OK) ”后 , 即可将此赛灵思器件添加到 SVF 链中 , 如下所示。 您还可以通过右键单击 SVF 链并选择“添加非赛灵思器件 (Add Non-Xilinx Part) ”来向 SVF 器件链添加非赛灵思器 件, 如下所示。 这样会打开“添加非赛灵思器件 (Add Non-Xilinx Device) ”对话框 , 如下所示。 填充此对话框 , 如下所述 : • “ Part Name ”可填充您选择的任意器件名称。 • “ ID Code ”是十六进制值 , 表示有效的器件 ID 代码。 • “ IR length ”是十进制数值 , 表示指令寄存器长度。 • “ Mask ”是十六进制比特掩码值。 注释 “ ID code ”、“ IR Length ”和“ Mask ”值通常由硅片供应商通过器件 BSDL 文件来提供。 单击“ OK ”即可将非赛灵思器件添加到 SVF 器件链中。 使用命令行 要在 Vivado IDE 中使用 Vivado Tcl 模式或 Tcl 控制台来创建 JTAG 链 , 请在已打开的 SVF 目标上按顺序执行 create_hw_device 操作。例如 , 要先添加 xcku9p 器件 , 然后添加 xcvu095 器件 , 请执行以下步骤 : current_hw_target my_svf_target open_hw_target create_hw_device -part xcku9p create_hw_device -part xcvu095 refresh_hw_target get_hw_devices 在此示例中 , 如果已创建并已打开 SVF , 则可跳过前 2 个步骤。此示例中的 create_hw_device 命令用于定义 JTAG 链中的器件, 从该链上的首个器件开始。 注释 create_hw_device 命令仅在已打开的 SVF 硬件目标上创建器件。 要将用户定义的器件添加到此链中 , 请使用 -part options 随器件类型名称一起添加 -idcode 、 -irlength, 和 -mask 值。例如 , 如果器件名为“ my_part ” , JTAG idcode 为 1234567 、 ir length 为 8 、 mask 为 ffffffff , 那么创建 的器件将如下所示: open_hw_target [current_hw_target] create_hw_device -idcode 01234567 -irlength 8 -mask ffffffff -part my_part # print IR length for user defined devices puts [get_property IR_LENGTH [lindex [get_hw_devices -filter {PART == my_part}] 0]] puts $idcode_hex close_hw_target 注释 create_hw_device 的 idcode 应为有效的器件 ID 代码。 ID 代码值和 IR 长度通常由硅片供应商通过器件 BSDL 文件来提供。 要查看目标及其器件的报告 , 请运行 report_hw_targets 命令。此报告可显示系统中所有活动目标的详细信息。此 报告可用于获取服务器、目标和器件的属性, 如下所示 : report_hw_targets INFO: Server Property Information: localhost:3121 CLASS: hw_server HOST: localhost NAME: localhost:3121 PORT: 3121 SID: TCP:localhost:3121 INFO: Target Property Information: localhost:3121/xilinx_tcf/Xilinx/ my_svf_target CLASS: hw_target DEVICE_COUNT: 3 HW_JTAG: 0 IS_OPENED: 1 MAX_DEVICE_COUNT: 32 NAME: localhost:3121/xilinx_tcf/Xilinx/my_svf_target FREQUENCY: 10000000 TYPE: xilinx_tcf TID: jsn-XNC-my_svf_target UID: Xilinx/my_svf_target SVF: 1 Device: xcku9p_0 Device: xcvu095_1 Device: my_part_2

标签:target,SVF,器件,hw,vivado,添加,my
From: https://blog.csdn.net/cckkppll/article/details/137411063

相关文章

  • vivado通过eco修改网表加快调试
    在FPGA工程中,在调试过程中需要插入ila来验证设计的准确性,但一次验证不能达到设计的初衷,需要反复修改ila来定位问题,往往一个大工程编译、布线时间较长,反复定位问题非常耗费时间。xilinx系列的vivado16.4以上版本支持了类似ic设计的ECO功能。1、dcp文件在implement成功后,/xxx.runs......
  • vivado 硬件器件编程
    硬件器件编程当编程文件与硬件器件相关联后,即可在“硬件(Hardware)”窗口中右键单击器件并选择“器件编程(ProgramDevice)”菜单项来执行硬件器件编程。您也可以使用program_hw_deviceTcl命令。例如,要对JTAG链中的首个器件执行编程,请使用以下Tcl......
  • 在 Vivado 中执行远程调试
    在Vivado中执行远程调试远程调试需求可能在各种情况下出现。在产品原型设计阶段可能需要远程调试以便您在无法实地访问实验室的情况下对实验室中的设计进行调试,或者供您在组织内部共享资源。执行现场调试以诊断问题或者延长产品生命周期时也可能需要远程调试。......
  • Altium Designer 如何使用数据库类型元器件库
    用过OrCAD的工程师都对它的CIS津津乐道,Orcad的CIS功能是指OrcadCaptureCIS(ComponentInformationSystem)模块,它是Orcad电路设计软件套件中的一个重要组成部分。CIS功能提供了一个集成的组件信息系统,用于管理电子元件的相关信息和属性。以下是对OrcadCIS功能的简要介绍:......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(十五)AXI Timer 用户定时器中断控制LED
    前面的中断学习中我们学了按键,GPIO,Timer,是时候把它们整合到一起了。今天我们混合使用PS/PL部分的资源,建立一个比较大的系统。板子:zc702。实现功能如下:1.通过串口打印信息询问你要按SW5还是SW7;2.当正确的按键被按下,定时器启动,关闭ledDS23;3.当定时器溢出后触发中断,开启DS23,......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(十四)按键中断控制LED亮灭
    前面我们介绍了按键中断,其实我们稍作修改就可以用按键控制LED了。做个小实验,两个按键分别控制两个led亮灭。板子:zc702。硬件部分添加zynq核:勾选串口用于打印信息,勾选EMIO,我们控制两个led,所以需要2bitPL到PS的中断勾选上:PL时钟什么的都用不到,我们用的按键不需要时钟,EMIO......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(十三)私有定时器中断
    私有定时器属于PS部分,定时器可以帮我们计数、计时,有效的控制模块的时序。这一次实验我们认识定时器并使用定时器产生中断。CPU的私有中断(PPI)CPU的私有中断(PPI),5个:全局定时器,私有看门狗定时器,私有定时器以及来自PL的FIQ/IRQ。它们的触发类型都是固定不变的,并且来自P......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(九)基于AXI总线的等精度频率计(测量数字信号频率)
    上一节我们体验了一把PS和PL是怎样联合开发的,这种ARM和FPGA联合设计是ZYNQ的精华所在。这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率,PS和PL通过AXI总线交互数据,实现我们希望的功能。如何测量数字信号的频率最简单的办法——在一段时间内计数在我们设定的......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(十)MIO/EMIO再识,MIO的引脚“复用”,EMIO当作PS的接口
    前面我们介绍过EMIO,但是不详细。MIO是PS的IO接口,这个M代表的是Multiuse,也就是多用途,在下图中我们可以看到54个MIO连接这么多东西,必须得复用,所以当我们开发的时候需要的功能配置上,不需要的去掉,防止IO口被占用。板子用的是zc702。下面我们双击ZYNQ核:我们到MIO的配置里,把其......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(八)ARM+FPGA的优势,PS控制PL产生需要的PWM波(基于AXI
    上一节我们观察了AXI总线的信号,了解了基于AXI总线读写的时序,这一节我们继续探索基于AXI总线的设计,来看一看ZYNQ系列开发板的独特优势,PS可以控制PL产生定制化的行为,而不需要去动硬件代码。这次实验是产生频率和占空比可调的PWM(PulseWidthModulation)信号,调用8次,产生8路PWM......