浅谈ADC驱动器设计

引言

谈及ADC设计时，必然要了解输入信号是什么、具有什么样的特性及采集系统的指标是什么，所以ADC的输入设计也是采集系统设计的一个难点和重点，需要根据不同的要求设计ADC的前端电路。

1.
高速ADC模拟输入指标

对于高速ADC系统而言，我们必须明确其输入的指标要求，才能更好的发挥出ADC的性能。

1.1输入带宽及输入平坦度

输入带宽是采集系统工作的频率范围，在具体的ADC器件中，不同器件具有的模拟带宽，如器件AD9642，其输入的模拟带宽为625MHz，也就是系统可以使用的频率范围为DC~625MHz，但是AD9642的采样率只有250Mbps，所以处于第一奈奎斯特区间采用的过采样，其他的区间采用的欠采样（带通信号满足香农定理）。而通带平坦度是指定带宽内的波动量，引起波动的原因可能是纹波效应，或者是巴特沃兹滤波器的慢速滚降特性。

1.2输入阻抗

输入阻抗是从ADC输入端口向后看的特征阻抗（并非简单的电阻），同时ADC的内部输入阻抗取决于ADC架构的类型，如缓冲型和无缓冲型的。对于输入端口而言，输入端口的电压驻波比(VWSR)与输入阻抗密切相关，也就是我们常说的S11参数，其衡量目标带宽内传输到负载中的功率量。VWSR的设置实现ADC满量程输入所需的输入驱动电压，当源阻抗与负载阻抗相等时，ADC从信号源获得最大功率，完成无损传输。

1.3输入驱动

ADC的输入驱动设计与其带宽特性和系统增益有关，在一些应用领域，比如直流应用中驱动器通常选择放大器作为驱动，在大带宽应用中，通常选择变压器或是巴伦作为ADC的输入驱动，输入驱动电压范围应在前端设计开始之前确定，取决于所选的前端器件，如滤波器、变压器、巴伦和放大器等。

1.4有效位和失真

ADC的在衡量性能时，通常会考虑SNR（信噪比），ADC有效接收信号功率和噪声功率的比值，一个理想的14bit的ADC，由于自身工艺、 电源 、时钟抖动、噪声影响，实际上ADC有效位，可能理想只有11.6bit左右。

失真由无杂散动态范围(SFDR)来衡量，SFDR指RMS满量程与峰值杂散频谱成分的RMS值之比。SFDR主要受两个因素的控制。第一个因素是前端驱动电路的线性度，它主要与二次谐波失真有关，第二个因素是ADC自身输入端口的线性度有关。SFDR参数，在ADC设计中，SFDR可以理解为输入信号的最大动态范围，也就是解调的最小范围的量值。

1.5输入功率范围

ADC输入功率范围是指ADC的满量程电压范围，不同型号的ADC的输入电压范围各不相同，所以在设计驱动电路时，必须提前考虑ADC的输入电压范围，选择合适的驱动电路。

1.
输入架构类型

介绍完ADC的输入特性之后，从ADC的内部结构出发，ADC输入结构分为缓冲型和无缓冲型，下文将仔细的叙述其内部结构。

2.1缓冲和无缓冲架构的特征

缓冲架构的基本特征如下：

1.高线性度缓冲器，但需要更高的功率

2.更易设计输入网络与高阻抗缓冲器接口，因为它提供固定的全频带的输入端接电阻

3.缓冲器提供采样电容与输入网络之间的隔离，电荷注入瞬变更小

无缓冲架构的基本特征如下：

1.输入阻抗由开关电容设计确定

2.功耗较低

3.输入阻抗随输入信号频率变化而变化(采样时钟 – 采样保持器)，在不同频带输入阻抗不相同

4.来自采样电容的电荷注入反射回输入网络

2.2无缓冲ADC

无缓冲ADC外部前端设计直接连到ADC的内部采样保持(SHA)网络，使得无缓冲ADC的功耗通常远低于缓冲ADC，但是其缺点也是非常明显，第一是输入阻抗随着模拟输入频率和模式而变化，应用在不同的频段，驱动电路设计参数会不相同。第二是电荷注入会反射回ADC的模拟输入端，使得采集信号在时域波形上表现出毛刺。

2.3缓冲ADC

缓冲输入ADC由内部双极结晶体管级组成，具有固定的输入端接电阻，使得隔离缓冲器抑制了电荷注入尖峰，因而开关瞬变显著降低，同时匹配网络在全频带都是适用的。缓冲输入级的缺点是ADC的功耗较高，同时由于输入端口存在晶体管结构，使得ADC输入端的非线性失真更为明显。

在许多的高速高精度ADC的设计中，ADC的模拟输入都是差分的。

ADC的差分输入有很多好处：

1.差分信号天生具有共模干扰的抑制能力；

2.差分信号相当于一对相位相差 180 °的单端信号相减，因此能提供两倍于单端信号的输入信号动态范围；

3.若同样提供 2Vpp 的信号，差分信号的每一条仅为 1Vpp，信号越小，动态越多，非线性失真越小（谐波）。同时，减小对运放供电电压的要求；

4.差分信号能充分减小偶次谐波的幅度。因为偶次谐波的功率为偶数次方，在差分信号相减时因为符号一致而抵消。

自然界的信号都是单端信号，我们可以利用变压器和全差分放大器来实现单端到差分的转换和阻抗匹配，从而很好的驱动高速放大器的输入。

变压器或是巴伦，可以理解为通过磁耦合将一侧的能量转换到另一侧，同时实现阻抗的变换，比如TC1-1-13MA其阻抗比为1:1，说初级和次级的阻抗比为1:1。由于变压器或是巴伦是通过磁耦合方式进行变换，所以其具有良好的直流隔离和共模的抑制性能。

在很多的设计中，两个设备的连接端口阻抗是不一定匹配的，比如在捷变收发器AD9371，其输入端口的差分阻抗为200Ω，但是输入信号的单端阻抗是50Ω，此时输入的端口的阻抗就不匹配，设计时可以采用1:4变压器或是巴伦，使得两个设备之间阻抗匹配已获得最大功率传输。同时将初级的单端不平衡信号转换为次级差分平衡信号，也就是常说的单端转差分（或是差分转单端）。

输入Port1和Port2的信号为差模信号时，即输入幅值相同、相位相反的两个信号，经过理想的放大器放大之后，在T1变压器的输入端Port3和Port4上的信号幅度相同，相位相差180°，经过变压器耦合到次级之后为2倍的输入信号幅值。

输入Port1和Port2的信号为共模信号时，即输入幅值相同、相位相同的两个信号，经过理想的放大器放大之后，在T1变压器的输入端Port3和Port4上的信号幅度相同，相位相差0°，经过变压器耦合到次级之后为0。根据上述模型的分析，对于输入信号为共模时，变压器和巴伦具有非常良好的共模抑制作用。

对于不同设计要求，选择不同变压器（巴伦）进行设计，衡量变压器（巴伦）的关键指标：带宽、阻抗比、插入损耗、回波损耗、相位及幅度不平衡。接下来以TC1-1-13MA+巴伦的参数说明上述关键参数的重要性。

1.带宽

TC1-1-13MA+的输入带宽为4.5MHz~3GHz，输入信号的频率必须满足其应用范围，同时TC1-1-13MA+是不支持DC输入，最小输入频率为4.5MHz。

2.阻抗比

阻抗比是衡量源边和副边的阻抗比，并非电压的比值，比如TC1-1-13MA+是1:1的巴伦，其单端输入50Ω，单端输出50Ω，后端的走线阻抗也可确定，其衡量了巴伦或是变压器的阻抗变换能力。

3.插入损耗

对于变压器（巴伦）双端口结构而言，输入端口功率与输出端口功率之差即为变压器（巴伦）的插入损耗，其衡量信号通过器件后，损失的功率（以其他形式或是热损耗），对于器件而言插入损耗越小越好，同时根据不同频率段的损耗情况也可以，获得器件的理想平坦度的参数。

4.回波损耗

当次级线圈挂载理想负载时，回波损耗则为变压器初级的输入回波损耗，变压器（巴伦）的回波损耗是衡量其阻抗变换的能力的指标，对于阻抗的匹配有比较大的参考意义。回波损耗是当副边端接时原边看到的有效阻抗。假设有一个理想的1:2阻抗变压器，当副边端接100Ω时，会期望50Ω阻抗反射到原边。但是，原边上的反射阻抗取决于频率，随着阻抗比的上升，回波损耗的变化也随之提高，回波损耗反馈的是初级端接看到的巴伦二次端接的有源阻抗不匹配程度。对于TC1-1-13MA+而言，其大致的S参数如下

在输入频率为500MHz时，回波损耗为-19.52dB，所以副边端接50Ω时，阻抗反射到原边为：

最终阻抗反射到原边为Z0= 40.49Ω，折算到源边之后阻抗不匹配，所以需要电路进行一定的修正，比如在副边差分端口匹配串接小电阻来调整阻抗。

5.相位及幅度不平衡

对于理想的变压器（巴伦）而言，平衡侧我们希望其差分端口的各类特性相同，幅度一致，相位互差180°，但是很遗憾，对于变压器（巴伦），相位及幅度是不平衡的，这是变压器的工艺所决定的，无法本质上消除，相位及幅度不平衡对输出信号的影响，主要体现在谐波抑制的性能上，同时相位不平衡影响是最大的，关于相位及幅度不平衡将在“浅谈ADC驱动器设计---双巴伦详解”一文中，详细解析。

根据上面的描述，对变压器（巴伦）的性能有了一定的理解，本小节主要是介绍变压器（巴伦）的应用电路，具体的参数根据实际的要求而定。

根据几个设计的应用电路，有些设计点是需要我们注意的。

1.对于输入模拟接口而言从输入端向后看，其输入阻抗设计为50Ω，这样才能保证输入端口的最大功率传输，所以需要根据ADC的输入阻抗，选择合理阻抗比；

2.大部分的ADC输入端都要提供一个直流的偏置，这点非常重要；

3.对于非缓冲ADC（开关电容）输入端，其输入的阻抗是随输入信号频率改变而改变的，所以其电路参数是根据频段确定的；

4.在模拟输入中，串接15Ω到50Ω小电阻，是为了限制从非缓冲ADC回到模拟输入中的电荷注入量，有助于减少毛刺；

5.通过在模拟输入的每一侧串联一个低Q电感或铁氧体磁珠，实现了输入匹配降低进入模拟输入端的噪声量；

6.采用一个电感或是磁珠跨接在模拟输入信号和ADC出入端上，已通过谐振方式使得ADC内部的寄生电容得到抵消。

在上一小节中，应用电路中出现单变压器和双变压器的电路，对于变压器（巴伦）本身，其自身的相位不平衡和幅度不平衡是一直存在的，由于这些不平衡的因素，变压器（巴伦）的输出端上会产生一些非线性变化，尤其是二次和三次谐波最为明显，其中影响最大的是三次谐波（相位不平衡导致的），这会直接影响到系统SFDR参数。但是好在变压器（巴伦）在低频100MHz以下，相位不平衡和幅度不平衡较小，在高于100MHz时，相位不平衡和幅度不平衡就不能忽略了。所以在高频（100MHz）且系统对SFDR要求比较高时，可以考虑采用双巴伦或是双变压器结构，可以有效的降低三次谐波功率，改善SFDR性能。以下是双巴伦（双变压器）应用电路。

对于不同系统和指标要求，采用变压器（巴伦）的型号和电路时各不相同的。对于ADC的驱动电路而言，设计时，必须明确其中的重点：采样系统的带宽、ADC类型和阻抗、变压器（巴伦）相关参数及选择、驱动电路设计优化、ADC输入参考电平。接下来可以根据以下设计要求，实例分析巴伦选择和注意事项。

ADC技术指标如下：

1.AD采样速率：最高支持1Gsps；

2.端接阻抗：50Ω；

3.AD有效位数：

大于等于9.4bit（Fs=1GHz@Fin=750MHz±200MHz）；

大于10bit（Fs=300MHz@Fin=70MHz±4MHz）。

4.SFDR＞60dBc；

5.采样带内幅度波动≤±2dB；

从ADC的采样的指标可知，采样率为1Gsps，输入的信号频率为Fin=750MHz±200MHz，那么ADC输入驱动器的输入带宽必须大于1GHz且在整个带内的插入损耗小于2dB，对于ADC输入端其端接电阻需设计为50Ω，由SFDR参数可知，设计时可以考虑采用双巴伦结构，满足高频和高SFDR范围指标。综上，巴伦可以选择TC1-1-13MA+，其带宽为4.5MHz~3GHz，在4.5MHz~1GHz带宽内，插入损耗为1dB，可以满足前端设计要求，具体设计如下。

差分放大前端设计

在一些设计领域，变压器（巴伦）的设计是不能满足要求的，比如设计要求高增益、高平坦度、DC信号采集时，变压器（巴伦）就不再适用了。所以根据实际的应用背景下，使用全差分放大驱动ADC前端，可以解决许多的实际问题。

3.2.1全差分放大器驱动高速ADC

基于放大器的数据采集系统可以分成4个部分：整个系统的指标需求、信号源接口、放大器的功能以及ADC接口。必须要采用合适的放大器功能去实现ADC与信号源之间的接口阻抗匹配，同时配置截止频率不相同的抗混叠滤波器，从而达到采集系统的需求。

3.2.2信号源与放大器的接口

在很多的设计领域，前端的信号多为单端信号源，而ADC的输入端则是差分电平，所以使用全差分放大器来实现单端到差分的转换，同时放大器的输入阻抗是放大器设计中最重要的一点，满足运放的输入阻抗和源阻抗相同（互为共轭），下图为信号源和全差分放大器接口。

1.信号源差分输入端接（以ADA4930-1设计为实例）

有效输入阻抗取决于信号源是单端还是差分的，对于平衡差分输入信号，两个输入端(+DIN和-DIN)之间的输入阻抗(RIN)为：RIN=2×RG，在匹配信号源接口时，差分输入电阻RIN必须与信号源的差分电阻匹配。

2.信号源单端输入端接（以ADA4930-1设计为实例）

在信号源单端输入端接应用中，全差分放大器的电阻网络的平衡也非常重要，比较复杂的要点在于中频采样中，信号路径上的阻抗匹配是非常重要的，中频输入常用的信号源的单端输出阻抗为 50Ω，所以必须对全差分放大器的电阻网络进行调整，使其满足阻抗匹配。

假设系统增益为G=1， RF1 = RF2 = 301 Ω，输入源具有2 V p-p的开路输出电压，源电阻为50 Ω。

从应用电路，放大器的闭环输入阻抗:

经过计算，RIN=401.33Ω，而信号源的输出等效阻抗Rs为50Ω，同相输入端的 RG＝RG1+Rs，破坏了原来 RG1 和 RG2 平衡的关系，导致输出端N和P不平衡的输出结果，导致最终输出幅度减少。所以先要解决阻抗匹配的问题，再想办法保持全差分放大器的平衡，可以放置一个 RT 和 Rin 并联，使得新的输入阻抗：RIN=RT||Rin=50 欧，从而反推得到 RT=57Ω，通过放置 RT，解决了阻抗匹配的问题。

但是新的问题又来了，对于同相输入端口而言，根据将源端接电阻组合替换为戴维宁等效器件。源电阻RS和端接电阻RT的戴维宁等效值为RTH = RS||RT = 26.66 Ω。源电压的戴维宁等效值为。对于初始电路，其输出的幅度衰减为原来的一半，同时从N端和P端看进去，两者的等效输入源也是不匹配的，全差分放大器仍然不平衡。

设RF1 = RF2 = RF以保持系统平衡，补偿由RTH引起的不平衡，可以考虑在RG2端进行补偿，在RG2端也串入一个26Ω到地的电阻，就可以获得平衡的输出。最终的电路形式，如下图所示。（RT=R1，RINM=RIN，RTH=R2）

说到这里，信号源与放大器的接口也接近尾声了，但是仍然有一个遗留问题没有解决，即对于初始电路，其输出的幅度衰减为原来的一半，解决这个问题可以调节RG电阻为原来的一半，使得衰减两倍和放大两倍抵消后，信号的幅度恢复了差模 2Vpp，但是由于RG电阻变化，所以需要按照之前的步骤重新计算RT、RIN、RTH和补偿电阻。

3.2.3差分放大器前端设计电路应用

根据上面的描述，对差分放大器前端设计电路有了一定的理解，本小节主要是介绍差分放大器前端的应用电路构架，具体的参数和芯片型号根据实际ADC的要求而定。

3.3小节一波

综合上述，虽然变压器会造成一些插入损耗，但其可以在很宽的频带内都只产生很低的噪声和谐波，它还提供了交流耦合差分输入和较宽的信号带宽，对于大带宽、高速应用十分的合适。同时运算放大器除了广泛应用于ADC输入信号整形和给提供增益外，还被用于直流耦合。两者驱动ADC，各有千秋，可以根据不同的要求合理的选择变压器或是运算放大器作为驱动，整理出下表，根据不同的侧重点，可以提供一个应用选择参考。