IC笔试题

1.编写一个序列检测模块，当输入010时开始输出序列，当输入101时停止输出序列
如输入din=11 010 1000 101 010 11 101，输出dout为xxxxx1000xxxxxx11xxx，dout_vld为00000111100000011000
dout为中间序列，dout_vld有输出时为1

//模块接口定义
module seq_ext(
	input clk,
	input rst_n,
	input din,
	output dout_vld,
	output dout);