触发器

触发器电路结构及工作原理

本节讨论另一种对脉冲边沿敏感的双稳态电路。如前所述，D锁存器在使能信号上为逻辑期间更新状态。在这期间，它的输出会随输人信号变化。而很多时序电路要求存储电路只对时钟信号的上升沿或下降沿敏
感,而在其他时刻保持状态不变，例如后面将要讨论的移位寄存器和计数器。这种对时钟脉
冲边沿敏感的状态更新称为触发，具有触发工作特性的存储单元称为触发器。

主从D触发器电路结构及工作原理

首先是电路图如下：

将两个上图所示D锁存器级联，则构成典型的CMOS主从D触发器。图中左边的锁存器称为主锁存器，右边的称为从锁存器。主锁存器与从锁存器的使能信号相位相反，利用两个锁存器的交互锁存，则可实现存储数据和输人信号之间的隔离。
主从口触发器工作过程分为以下两个节拍。

当时钟信号$ CP=0$时，$\overline C=1$、$C=0$，使$TG_1$导通，$TG_2$断开，D端输人信号进人主锁存器，这时Q'跟随刀端的状态变化，使Q'=D。
当时钟信号CP从0跳变到1时，$\overline C=0$、$C=1$，使$TG_2$导通，$TG_1$断开，从而切断口端与主锁存器的联系，将$G_1$的输人端和$G_2$的输出端连通，主锁存器锁存 CP 跳变前D端的数据。
可见，从锁存器在工作中是跟随主锁存器的状态变化的,触发器因之冠名主从。它的状态转换发生在CP 信号上升沿到来后的瞬间,输出状态由 CP 信号上升沿到达前瞬间的数据信号D所决定，从功能上考虑称为D触发器。如果以$Q^{n+1}$表示 CP 信号上升沿到达后触发器的状态，则D触发器的特性可由下式表达$Q^{n+1}=D$，该式称为D的特性方程。

典型主从D触发器集成电路

74HC\HCT74
电路图及逻辑符号如下：

功能表如下：

可见必须$\overline S_D$、$\overline R_D$皆为高电平，触发器才能被CP上升沿触发，按D端逻辑更新状态，其对触发器的状态具有优先控制权。

74LVC1G79
电路图如下：

主从D触发器的动态特性

传输延迟时间$t_{pd}$
定义与之前锁存器一样。
建立时间$t_{SU}$
输人信号D的变化会引起触发器内部电路逻辑电平的系列变化，为保证相关电路建立起稳定的状态，信号D必须提前于时钟信号 CP 的上升沿(对上升沿触发的触发而言)就稳定在指定的逻辑电平上，以使触发器状态得到正确的转换。该提前时间的最小值即建立时间1s。
保持时间$t_H$
信号口在CP 上升沿到来之后还应保持一定时间，才能保证口状态可靠地传送到Q端,该时间的最小值称为保持时间$t_H$。由于技术的进步,已有多种触发器把保持时间几乎降到0。
最高时钟频率$f_{cmax}$
触发器所能响应的时钟脉冲 CP 的最高频率，$f_{cmax} = \frac{1}{T_{cmin}}$，后者如上图所示。因为 CP 无论在高电平还是在低电平期间，触发器内部都要完成一系列动作，存在一定的时间延迟，所以对于 CP 最高工作频率有一个限制也即对时间延迟有个限制。

其他电路结构的触发器

维持阻塞触发器

电路图如下：

该电路与之前的主从D触发器实现的逻辑完全一样

利用传输延迟的触发器

一种利用传输延迟实现的JK触发器电路图如下：

JK触发器的特性方程如下：

\[Q^{n+1} = J \overline Q^n + \overline K Q^n \]

需要注意的是，这个电路$\overline {CP}=0$才是锁存。
虽然在现代时序电路设计中使用JK触发器的机会已大大减少，但是,因为用它们构成时序电路所需的外部驱动电路有时比用口触发器简单，所以至今还时有应用。在较新的 CMOS 集成电路系列中也保留了专门的JK触发器芯片产品。
下图为CMOS双JK触发器74LVC112A的电路图以及符号：

下图为其功能表：

触发器的逻辑功能

。触发器在每次时钟触发沿到水之前的状态称为现态,之后的状态称为次态。所谓触发器的迎辑功能，是指以输人信号和现态为变量，以次态为丽数的逻辑关系,可以用特性表、特性方程或状态图来描述这种关系。按照触发器的逻辑功能，通常分为D触发器、人触发器、工触发器和 SR 触发器等几种不同类型。符号如下：

接下来的讨论不考虑其内部结构，因为本质上逻辑功能并没有区别，只是可能在速度/实现上不同罢了。

首先是D触发器
其特性表如下：

特性方程为：$Q^{n+1} = D$
状态图为：

（状态图很好理解，箭头上的是D，指到的是Q）
JK触发器
特性表如下：

特性方程如下：$Q^{n+1} = J \overline Q^n + \overline K Q^n$
状态图如下：

与D触发器的状态图在形式上的差别是它有两个输人变量,所以每根方向线旁都标有两个逻辑值。可以注意到，在每个转换方向上，总有一个是无关变量。

典型例题：

一格一格得看降低错误率，画状态图能更直观。另外，可只关注$\overline {CP}$发生变化那一刻的JK状态，这样会好画很多。

T触发器
特性表如下：

特性方程：$Q^{n+1} = T \overline Q^n + \overline T Q^n$
可以看到，就是简化版JK触发器。
状态图及符号如下：

T'触发器是T输入端接固定高电平的情况。
SR触发器
特性表如下：

状态图如下：

特性方程为：$Q^{n+1} = S + \overline R Q^n$，在$SR=0$的条件下。
事实上,生产厂家罕有专门的SR 触发器芯片提供,它主要出现于集成电路的内部结构。需要单独使用 SR 触发器时，可以从触发器直接代用。