触发器

触发器电路结构及工作原理

本节讨论另一 种对脉冲边沿敏感的双稳态电路。如前所述，D锁存器在使能信号上为逻辑期间更新状态。在这期间，它的输出会随输人信号变化。而很多时序电路要求存储电路只对时钟信号的上升沿或下降沿敏
感,而在其他时刻保持状态不变，例如后面将要讨论的移位寄存器和计数器。这种对时钟脉
冲边沿敏感的状态更新称为触发，具有触发工作特性的存储单元称为触发器。

主从D触发器电路结构及工作原理

首先是电路图如下：

将两个上图所示D锁存器级联，则构成典型的CMOS主从D触发器。图中左边的锁存器称为主锁存器，右边的称为从锁存器。主锁存器与从锁存器的使能信号相位相反，利用两个锁存器的交互锁存，则可实现存储数据和输人信号之间的隔离。
主从口触发器工作过程分为以下两个节拍。

• 当时钟信号$ CP=0\(时，\)\overline C=1\(、\)C=0\(，使\)TG_1\(导通，\)TG_2$断开，D端输人信号进人主锁存器，这时Q'跟随刀端的状态变化，使Q'=D。
• 当时钟信号CP从0跳变到1时，\(\overline C=0\)、\(C=1\)，使\(TG_2\)导通，\(TG_1\)断开，从而切断口端与主锁存器的联系，将\(G_1\)的输人端和\(G_2\)的输出端连通，主锁存器锁存 CP 跳变前D端的数据。
  可见，从锁存器在工作中是跟随主锁存器的状态变化的,触发器因之冠名主从。它的状态转换发生在CP 信号上升沿到来后的瞬间,输出状态由 CP 信号上升沿到达前瞬间的数据信号D所决定，从功能上考虑称为D触发器。