首页 > 其他分享 >二分频电路

二分频电路

时间:2022-12-26 19:56:22浏览次数:36  
标签:二分 输出 分频器 clk 电路 out 时钟

分频器还是比较简单的,一般的思路是:每数几个时钟就输出一个时钟。最简单的当数二分频器了,每当时钟上升沿(或下降沿)就把输出翻转一下。
这样就刚好实现了二分频器了。

 

网上也搜到了最简实现”二分频最简单了,一句话就可以了:               always @ (negedge clk)        clk_2<=~clk_2;“

但仿真时却发现无法输出

分析是因为输出信号的初始状态不确定造成的,于是加了一句初始化,就可以正常分频了

但观察他们生成的逻辑结构图是一样的


完整代码如下:

复制代码
module divider2(clk_in, clk_out);

input clk_in;
output clk_out;

reg clk_out;

initial clk_out <= 1'b0;

always@(posedge clk_in) clk_out <= ~clk_out;

endmodule
复制代码

 

标签:二分,输出,分频器,clk,电路,out,时钟
From: https://www.cnblogs.com/amxiang/p/17006719.html

相关文章