以下全部图片均来自镁光（Micron）公司产品的数据手册。
DDR：
以MT48LCxx型号的DDR内存芯片为例，数据手册中给出如图1所示的一个表格。从表格中可以看出它的主频（Clock Frequency）。
它的主频与传输数据的频率相同。我们可以从时序图中观察出来。随便在数据手册中截过来一个有数据传输的时序图，如图2所示。
Dout(输出的数据)的时长与tCK（tCK:主频一个时钟周期的时长）是一致的。因此在DDR中，主频（Fclk）与速度等级（Speed Grade，速度等级不是数据传输带宽）是相等的。
带宽（B）需要数据频率乘上数据的位宽，比如这个内存芯片的数据位宽是16bit，主频为133MHz.那么带宽B=133*16*1000000 bit/s.(内存和通信速率中1M=1024k,1k=1024bit；但时钟频率的1M=1000k,1k=1000Hz)
DDR2:
DDR2与DDR最大的区别在于双边缘“操作”。为了清晰地看出DDR2的双边操作，先来看一下图3.
那么与DDR对比来看，DDR2与DDR的主频一样时候，前者速率是后者的2倍。我们所说的DDR2-1066或DDR2-800中的1600和800其实是两种速度等级也就是：Speed Grade(以下简写为SG)，很显然DDR2-1066内存芯片上差分时钟线CLK和CLK#的频率为533MHz.DDR2-800内存芯片上差分时钟线CLK和CLK#的频率为400MHz.(CLK和CLK#是频率一样，相位差为180的一对差分时钟)。
DDR2中SG=Fclk*2.假设16bit的位宽，那么带宽B=SG*16 bit/s.在手册中，读者可以根据以下两图中的数据做一个对比（红色框标记部分）。
DDR3:
DDR3与DDR2是一样的套路。只不过DDR3的Fclk提高了。相应的SG也提高了。例如DDR3-1866,那么它的CLK和CLK#的时钟频率Fclk=933MHz,它的tCK=1.071ns.
DDR4:
以此类推，DDR4也是按照这种套路。DDR4的数据速度为。例如DDR4-3200，它的tCK=0.625ns=2*1/3200*1000，它的CLK和CLK#的时钟频率Fclk=1600MHz.
总结：从DDR2之后，速度等级与主频（CLK和CLK#的频率）之间的换算没有发生任何变化。一味地仅仅提高频率不能算是根本上的革新。我们都知道频率的增加务必导致功耗的增加。但新一代的内存总比旧一代的内存有优势之处，例如DDR2在刷新时可以选择单个Bank的刷新，而DDR3可以根据当前器件的温度进行刷新，这样也能够在速度保证的同时有效地降低功耗。另外仅仅频率的提升也不能算做革新革代的标准，例如DDR3比DDR2多了ZQ引脚（External reference ball for output drive calibration）等。
文中若有表述不当之处还望读者批评指正。
</article>