首页 > 编程语言 >m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

时间:2023-09-17 22:02:41浏览次数:37  
标签:帧频 FPGA fre 导频 signed base output PN 频偏

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发,测试结果如下

1.jpeg

局部放大之后:

2.jpeg

我们可以看到,带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿,其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。

2.算法涉及理论知识概要 基于PN导频序列和CORDIC算法的基带数据帧频偏估计和补偿是一种常见的无线通信系统中用于频偏补偿的方法。下面是这个过程的一般步骤:

  1. PN导频序列的发送和接收:

发送端:在发送端,通常会附加一个已知的伪随机(PN)导频序列到待传输的数据帧上。 接收端:在接收端,接收到带有PN导频序列的信号。 在本课题中,每一组基带数据均包括4个PN序列构成导频序列。

  1. 估计频偏:

接收端首先需要估计信号的频偏,即接收信号的频率与发送信号的频率之间的差异。 CORDIC(Coordinate Rotation Digital Computer)算法是一种常用于复数域信号处理的频偏估计算法。它通过迭代旋转操作来估计信号的相位偏移,进而估计频偏。 将接收端接收到的导频数据做延迟和共轭相乘,然后根据其实部和虚部做cordic算法得到对应的频偏值。

  1. 频偏补偿:

一旦估计出频偏,接收端可以使用相反的频偏来对接收信号进行补偿。这可以通过复数域中的相位旋转来实现。 通过将接收信号与一个相反的复数指数函数相乘,可以将频偏补偿到零。 需要注意的是,PN导频序列的选择和CORDIC算法的参数设置会影响频偏估计和补偿的性能。通常,频偏估计和补偿需要在通信系统的初始阶段进行,并根据实际情况进行动态调整。此外,频偏估计和补偿是数字通信系统中的重要技术,用于降低信号的失真和提高通信系统的性能。

3.Verilog核心程序

//
// Company: 
// Engineer: 
// 
// Create Date: 2023/07/24 21:34:11
// Design Name: 
// Module Name: PN_1_sycn
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//
 
 
module PN_1_sycn(
                                 i_clk,
								 i_rst,
								 o_I_base,
								 o_Q_base,
								 o_I_fre,
								 o_Q_fre,
								 o_pkI,
								 o_pkQ,
								 o_Md,
								 o_phase,
								 o_Ir,
								 o_Qr
	                     );
 			
input i_clk;
input i_rst;
output signed[11:0]o_I_base;
output signed[11:0]o_Q_base;
output signed[23:0]o_I_fre ;
output signed[23:0]o_Q_fre ;
output signed[31:0]o_pkI;
output signed[31:0]o_pkQ;
output signed[31:0]o_Md;
output signed[31:0]o_phase;
output signed[23:0]o_Ir;
output signed[23:0]o_Qr;  
 
//发射
Transmitter uu1(
.i_clk     (i_clk),
.i_rst     (i_rst),
.o_I_base  (o_I_base),
.o_Q_base  (o_Q_base),
.o_I_fre   (o_I_fre),
.o_Q_fre   (o_Q_fre) 
);
 
 
//通过帧延迟做共轭相乘,计算频偏
Receiver uu2(
.i_clk     (i_clk),
.i_rst     (i_rst),
.i_I_base  (o_I_fre[17:6]),
.i_Q_base  (o_Q_fre[17:6]),
.o_Md      (o_Md),
.o_pkI     (o_pkI),
.o_pkQ     (o_pkQ),
.o_phase   (o_phase),
.o_Ir      (o_Ir),
.o_Qr      (o_Qr)
);
 
   
    
endmodule

```

标签:帧频,FPGA,fre,导频,signed,base,output,PN,频偏
From: https://blog.51cto.com/matworld/7504066

相关文章

  • m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
    1.算法仿真效果本系统进行了Vivado2019.2平台的开发,测试结果如下   局部放大之后:   我们可以看到,带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿,其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。 2.算法涉及理论知识概要        基于P......
  • Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA
    1  开发板简介    XQ138F-EVM是一款基于广州星嵌TIOMAP-L138(浮点DSPC6748+ARM9)+XilinxSpartan-6FPGA核心板SOM-XQ138F设计的开发板,它为用户提供了SOM-XQ138F核心板的测试平台,用于快速评估SOM-XQ138F核心板的整体性能。 XQ138F-EVM底板采用沉金无铅工艺的四层板设计......
  • lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga
    1.概述    CrossLink开发板,是用Lattice的芯片CrossLink家族系列的,LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能,自带2路MIPI硬核的功能,4LANE MIPI的功能,支持高速率1.5Gbps。   其他普通IO支持1.2Gbps速率,支持5路MIPI通道功能。 芯片包含LVDS,SLVS200,SubLV......
  • lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga 常见问题解答
    1.概述    CrossLink开发板,是用Lattice的芯片CrossLink家族系列的,LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能,自带2路MIPI硬核的功能,4LANE MIPI的功能,支持高速率1.5Gbps。   其他普通IO支持1.2Gbps速率,支持5路MIPI通道功能。 芯片包含LVDS,SLVS200,SubL......
  • 米联客MLK-CK04 AMD FPGA核心模块硬件手册
    1产品概述MLK-CK04-7K325是米联客电子H系列开发平台的全新高端产品。其核心模块集成电源管理:KintexMLK-CK04-7K325:1.0V核心电源,最大输出24A。用户基于核心模块设计功能底板(提供功能底板设计方案)。降低项目功能底板设计难度和生产成本,加速项目开发。其应用领域包含高速通信;机......
  • m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
    1.算法仿真效果本系统进行了Vivado2019.2平台的开发,测试结果如下:我们可以看到,带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿,其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。2.算法涉及理论知识概要基带数据帧频偏估计和补偿是一种用于纠正数字通信系统中......
  • m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
    1.算法仿真效果本系统进行了Vivado2019.2平台的开发,测试结果如下:          我们可以看到,带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿,其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。 2.算法涉及理论知识概要     基带数据帧频偏估计......
  • FPGA结构
    FPGA:FieldProgrammableGateArraysComposedof:CLBs(ConfigurableLogicBlocks):Performlogic可编程逻辑功能块IOBs(input/outputBuffers):interfacewithoutsideworldI/OProgrammableinterconnection:connectCLBsandIOBs片内互连线other:multipliersa......
  • Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA
    1  开发板简介    XQ138F-EVM是一款基于广州星嵌TIOMAP-L138(浮点DSPC6748+ARM9)+XilinxSpartan-6FPGA核心板SOM-XQ138F设计的开发板,它为用户提供了SOM-XQ138F核心板的测试平台,用于快速评估SOM-XQ138F核心板的整体性能。 XQ138F-EVM底板采用沉金无铅工艺的四层板设......
  • FPGA 使用参数化设计让4个LED灯以不同频率闪烁
    代码如下moduleled_run8(Reset_n,//复位端口,加_n是使用低电平复位Clk,//时钟端口Led);inputClk;inputReset_n;outputregLed;parameterMCNT=24999999;reg[24:0]counter;always@(posedgeClkornegedgeReset_n......