-
TX_CLK：数据发送时钟线。标称速率为 10Mbit/s 时为 2.5MHz；速率为 100Mbit/s 时为 25MHz。 RMII 接口没有该线。
-
RX_CLK：数据接收时钟线。标称速率为 10Mbit/s 时为 2.5MHz；速率为 100Mbit/s 时为 25MHz。 RMII 接口没有该线。
-
TX_EN：数据发送使能。在整个数据发送过程保存有效电平。
-
TXD[3:0]或 TXD[1:0]：数据发送数据线。对于 MII 有 4 位， RMII 只有 2 位。只有在TX_EN 处于有效电平数据线才有效。
-
CRS：载波侦听信号，由 PHY 芯片负责驱动，当发送或接收介质处于非空闲状态时使能该信号。在全双工模式该信号线无效。
-
COL：冲突检测信号，由 PHY 芯片负责驱动，检测到介质上存在冲突后该线被使能，并且保持至冲突解除。在全双工模式该信号线无效。
-
RXD[3:0]或 RXD[1:0]：数据接收数据线，由 PHY 芯片负责驱动。对于 MII 有 4 位，RMII 只有 2 位。在 MII 模式，当 RX_DV 禁止、 RX_ER 使能时，特定的 RXD[3:0]值用于传输来自 PHY 的特定信息。
-
RX_DV：接收数据有效信号，功能类似 TX_EN，只不过用于数据接收，由 PHY 芯片负责驱动。对于 RMII 接口，是把 CRS 和 RX_DV 整合成 CRS_DV 信号线，当介质处于不同状态时会自切换该信号状态。
-
RX_ER：接收错误信号线，由 PHY 驱动，向 MAC 控制器报告在帧某处检测到错误。
-
REF_CLK：仅用于 RMII 接口，由外部时钟源提供 50MHz 参考时钟。因为要达到 100Mbit/s 传输速度， MII 和 RMII 数据线数量不同，使用 MII 和 RMII 在时钟线的设计是完全不同的。对于 MII 接口，一般是外部为 PHY 提供 25MHz 时钟源，再由 PHY 提供 TX_CLK 和 RX_CLK 时钟。对于 RMII 接口，一般需要外部直接提供 50MHz时钟源，同时接入 MAC 和 PHY。
参考链接:
https://doc.embedfire.com/net/lwip/zh/latest/doc/chapter3/chapter3.html
标签：MII,RMII,CLK,编程,RX,stm32,PHY,DM9162,时钟 From： https://www.cnblogs.com/hzijone/p/17474682.html