vivado仿真vivado集成了HLS工具，可以直接使用C\C++\systemC语言对Xilinx的FPGA器件进行编程。用户无需手动创建RTL,通过高层次综合生成HDL级的IP核，从而加速IP创建。参考了下面的视频整理出的流程与步骤：vivado视频教程：第一讲：https://www.bilibili.com/video/BV1XU4y1M7n

verilog的学习教程与笔记（LZQ自用）：第1章Verilog的历史视频讲解：https://www.bilibili.com/video/BV14K4y1u7kH?p=3&vd_source=da31a9aa66fbe4d6b904e621d9943c75​ 硬件描述语言，英文全称为HardwareDescriptionLanguage，简称HDL，HDL是一种用形式化方法来描述数字电路和数字

大约是进复赛了，那就写个游记吧。队伍名：福州一树开车大队。队伍组成：CTTDay349.64分选手，noip260分的候选队，NOI2022E类铁牌获得者。2023.12.17（初赛）原定策略是我做模3余0的题，lzq做模3余1的题，lhr做模3余2的题。一开场我有点重量级的，对着C做了1h发现不会