SystemVerilogClockingBlockPartII时钟模块允许在指定的时钟事件对输入进行采样并驱动输出。如果提到时钟模块的输入skew,则该模块中的所有输入信号都将在时钟事件之前以skew时间单位进行采样。如果提到时钟模块的输出skew，则该模块中的输出信号都将在相应的时钟事件之后以ske

本篇内容涉及的rtl代码为开源组织PLUP的commoncell仓库中的源代码，本文只是对其进行些许解读。源码链接如下：[https://github.com/pulp-platform/common_cells/blob/dc5556

SystemVerilog#arbiter#round-robin本篇内容涉及的rtl代码为开源组织PLUP的commoncell仓库中的源代码，本文只是对其进行些许解读。源码链接如下：[https://github.com/pu

1.interface作用(1)简化portconnections,简化RTLcoding;(2)功能覆盖率的收集;(3)协议检查与断言;2.interface语法(1)interface就是一组nets或者variables;(2)

终于来到了断言了，嘿嘿。assertion分为两种，立刻和并行，立刻断言其实跟普通的$display没什么不同。重点在并行断言。（一）首先的概念是concurrentassertion的构成：sequence->pr

Chapter3.仲裁器专题本专题内容总结自李虹江老师的IC加油站公众号，李老师的讲的内容十分精彩，除了仲裁器还包括异步FIFO、跨时钟域处理，讲的十分透彻，受益匪浅。FixedPri