- 2024-04-03SV学习笔记(二)
接口什么是接口?接口主要用作验证,国外有些团队会使用sv进行设计,那么接口就会用作设计。验证环境中,接口可以使连接变得简洁而不易出错。interface和module的使用性质很像,可以定义端口,也可以定义双向信号,可以使用initial和always,也可以定义function和task。interface可
- 2023-12-17常用数字电路模块—仲裁器(arbiter)
1.前言本文的主题是介绍arbiter(仲裁器)的数字电路设计。主要分享的是fixedpriorityarbiter(也被称为specificpriorityarbiter)以及RoundRobinarbiter(下文简称为arb_rr).2.正文由于一是fixedpriorityarbiter会更简单,二是arb_rr的可以由fixedprioritya
- 2023-12-07SV Interface and Program
内容验证平台与待测设计的连接VTBdriver和dut之间的连线通过tb中声明wire连线通过例化dut的方式进行连接Amodule的input连接到Bmodule的outputSVTBSV:*端口连接SV:name端口连接Verilog传统连接方式的缺点interface-是一个SV的数据类型SV:interface/