referencemodel用于模拟RTL的行为,产生希望的值driver的驱动给到referencemodel和dut,dut产生的结果和referencemodel产生的结果在scoreboard中进行比对CodedriverscoreboardTestgeneratortips通过设置mode可以进行测试场景的多样化优化点f

ahb_sramc控制器补充说明时序处理访问地址一个地址的大小是1bytebank选择使用地址的最高bit1bit+13bit+2bit=16bit,最高bit选择bank,低两bit选择哪几个memory8/16/32bit访问timingcheck测试小技巧如果测试一个8k的memory,可以利用循环将memory中每个地址写

内容写验证计划需要参照designspecAHB-SRAMC功能验证计划SVTB架构图验证平台目录结构ahb_sramc_svtbdoc-文档rtl-dutverif-验证代码envagentsimtbtest如何编写SVTBMakefilefilelistSVTBTOPsvtb:1.根据spec

AHB-SoC芯片架构地址空间各个IP都有自己的地址空间,CPU根据地址空间进行访问外设Spec内容FeaturesSpecificationArchitectureTiming:BasicTransferAHBTransactionExampleAHBBurstTransactionAHBResponseAHBSlaveInterfaceSRAMSpecification

SystemVerilog进行验证是可以不综合的发现DUT中的功能问题预备知识：Linux/verilog/gvimSystemVerilog学习目录SystemVerilogTestbench功能DUT-待测试对象，RTL代码产生激励(generate)驱动激励(driver)采样响应（monitor)检查响应的正确性冗余代码：中间变量不使用