首页 > 其他分享 >SVTB SRAMC - 3

SVTB SRAMC - 3

时间:2024-03-11 20:55:06浏览次数:20  
标签:SRAMC SVTB 32bit 地址 memory bit

ahb_sramc控制器补充说明

时序处理

访问地址

  • 一个地址的大小是1byte

bank选择

  • 使用地址的最高bit
  • 1bit+13bit+2bit = 16bit,最高bit选择bank,低两bit选择哪几个memory

8/16/32bit访问

timing check

测试小技巧

  • 如果测试一个8k的memory,可以利用循环将memory中每个地址写入数据,然后再读出来,如果memory数据容量比较大,就会耗时时间长
  • 可以利用边界进行测试,以1k为边界,可以提高效率
  • 根据不同的读写位宽32bit\16bit\8bit访问不同的memory
  • 操作方式不同,对同一地址先写后读,或者是先写所有地址和读所有地址

验证计划

标签:SRAMC,SVTB,32bit,地址,memory,bit
From: https://www.cnblogs.com/Icer-newer/p/18066844

相关文章

  • SVTB SRAMC - 2
    内容写验证计划需要参照designspecAHB-SRAMC功能验证计划SVTB架构图验证平台目录结构ahb_sramc_svtbdoc-文档rtl-dutverif-验证代码envagentsimtbtest如何编写SVTBMakefilefilelistSVTBTOPsvtb:1.根据spec......
  • SVTB SRAMC - 1
    AHB-SoC芯片架构地址空间各个IP都有自己的地址空间,CPU根据地址空间进行访问外设Spec内容FeaturesSpecificationArchitectureTiming:BasicTransferAHBTransactionExampleAHBBurstTransactionAHBResponseAHBSlaveInterfaceSRAMSpecification......
  • ASIC 功能验证SVTB
    SystemVerilog进行验证是可以不综合的发现DUT中的功能问题预备知识:Linux/verilog/gvimSystemVerilog学习目录SystemVerilogTestbench功能DUT-待测试对象,RTL代码产生激励(generate)驱动激励(driver)采样响应(monitor)检查响应的正确性冗余代码:中间变量不使用......
  • AHB-SRAMC Design-03
    SRAMCSRAMCORE8块memory进行广播信号,例化8片memory......
  • AHB-SRAMC Design-02
    AHB-SRAMCDesignSRAM集成,顶层模块尽量不要写交互逻辑moduleahb_slave_if( inputhclk, inputhrestn, inputhwrite, inputhsel, inputhready, input[2:0]hsize, input[1:0]htrans, input[2:0]hburst, input[31:0]haddr input[31:0]hwdata, i......
  • AHB-SRAMC Design
    AHB-SRAMCDesign1.AHB-SoC芯片架构图CPU赋予了SoC的可编程性SRAM可以存储数据和代码2.AHB-SRAMCFeatures总线版本号在进行设计的时候可以将地址位宽进行参数......